[發(fā)明專利]半導(dǎo)體器件及其制造方法

有效

• 申請?zhí)枺?/td>: 201710702826.6
• 申請日: 2017-08-16
• 公開（公告）號: CN108122909B
• 公開（公告）日: 2021-02-05
• 發(fā)明（設(shè)計）人: 張家文;林宏年;李建興;張智勝;葉凌彥;威爾曼·蔡;楊育佳
• 申請（專利權(quán)）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L27/088
• 分類號: H01L27/088;H01L21/8234;H01L29/423;H01L21/336;H01L29/49
• 代理公司: 北京德恒律治知識產(chǎn)權(quán)代理有限公司 11409
• 代理人: 章社杲;李偉

半導(dǎo)體器件包括設(shè)置在襯底上方的第一溝道區(qū)域，以及設(shè)置在第一溝道區(qū)域上方的第一柵極結(jié)構(gòu)。第一柵極結(jié)構(gòu)包括設(shè)置在溝道區(qū)域上方的柵極介電層、設(shè)置在柵極介電層上方的下導(dǎo)電柵極層、設(shè)置在下導(dǎo)電柵極層上方的鐵電材料層以及設(shè)置在鐵電材料層上方的上導(dǎo)電柵極層。鐵電材料層與柵極介電層和下導(dǎo)電柵極層直接接觸，并且具有U形截面。本發(fā)明的實施例還涉及制造半導(dǎo)體器件的方法。

技術(shù)領(lǐng)域

本發(fā)明涉及制造半導(dǎo)體集成電路的方法，并且更具體地，涉及制造包括負(fù)電容場效應(yīng)晶體管(NC-FET)的半導(dǎo)體器件的方法和半導(dǎo)體器件。

背景技術(shù)

亞閾值擺幅是晶體管的電流-電壓特性的一個特征。在亞閾值區(qū)域中，漏極電流的特性與正向偏壓二極管的指數(shù)型增長的電流類似。在該金屬氧化物半導(dǎo)體(MOS)FET工作區(qū)域中，在漏極、源極和體電壓均固定的條件下，漏極電流與柵極電壓的對數(shù)曲線將呈現(xiàn)出近似對數(shù)線性特性。為了改進(jìn)亞閾值性能，已經(jīng)提出了使用鐵電材料的負(fù)電容場效應(yīng)晶體管(NC-FET)。

發(fā)明內(nèi)容

本發(fā)明的實施例提供了一種半導(dǎo)體器件，包括：第一溝道區(qū)域，設(shè)置在襯底上方；以及第一柵極結(jié)構(gòu)，設(shè)置在所述第一溝道區(qū)域上方，其中：所述第一柵極結(jié)構(gòu)包括：柵極介電層，設(shè)置在所述第一溝道區(qū)域上方；下導(dǎo)電柵極層，設(shè)置在所述柵極介電層上方；鐵電材料層，設(shè)置在所述下導(dǎo)電柵極層上方；和上導(dǎo)電柵極層，設(shè)置在所述鐵電材料層上方，以及所述鐵電材料層與所述柵極介電層和所述下導(dǎo)電柵極層直接接觸，并且具有U形截面。

本發(fā)明的另一實施例提供了一種半導(dǎo)體器件，包括：第一場效應(yīng)晶體管(FET)；以及第二場效應(yīng)晶體管，其中：所述第一場效應(yīng)晶體管的柵極結(jié)構(gòu)包括：第一柵極介電層，由介電材料制成；第一導(dǎo)電層，由第一導(dǎo)電材料制成；第二導(dǎo)電層，由第二導(dǎo)電材料制成；和第一柵極蓋絕緣層，設(shè)置在所述第二導(dǎo)電層上，所述第二場效應(yīng)晶體管的柵極結(jié)構(gòu)包括：第二柵極介電層，由所述介電材料制成；第三導(dǎo)電層，由所述第一導(dǎo)電材料制成；鐵電材料層，設(shè)置在所述第二柵極介電層和所述第三導(dǎo)電層上方；第四導(dǎo)電層，設(shè)置在所述鐵電材料層上方；和第二柵極蓋絕緣層，設(shè)置在所述第四導(dǎo)電層上。

本發(fā)明的又一實施例提供了一種制造半導(dǎo)體器件的方法，包括：形成鰭式場效應(yīng)晶體管(FinFET)結(jié)構(gòu)，所述鰭式場效應(yīng)晶體管結(jié)構(gòu)具有包括溝道區(qū)域的鰭結(jié)構(gòu)和設(shè)置在所述溝道區(qū)域上方的偽柵極結(jié)構(gòu)；去除所述偽柵極結(jié)構(gòu)，從而形成柵極間隔；在所述溝道區(qū)域上方的所述柵極間隔中形成柵極介電層；在所述柵極介電層上方形成下柵電極層；使所述柵極介電層和所述下柵電極層凹進(jìn)，從而形成凹進(jìn)的柵極間隔；在所述凹進(jìn)的柵極間隔中的凹進(jìn)的柵極介電層和凹進(jìn)的下柵電極層上形成鐵電材料層；以及在所述鐵電材料層上形成上柵電極層。

附圖說明

當(dāng)結(jié)合附圖進(jìn)行閱讀時，從以下詳細(xì)描述可最佳理解本發(fā)明的各個方面。應(yīng)該指出，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實踐，各個部件未按比例繪制。實際上，為了清楚的討論，各個部件的尺寸可以任意地增大或減小。

圖1示出了根據(jù)本發(fā)明的一些實施例的NC-FET的示例性結(jié)構(gòu)。

圖2示出了根據(jù)本發(fā)明的一些實施例的示出用于制造半導(dǎo)體器件的各個階段的一個的示例性截面圖。

圖3示出了根據(jù)本發(fā)明的一些實施例的示出用于制造半導(dǎo)體器件的各個階段的一個的示例性截面圖。

圖4示出了根據(jù)本發(fā)明的一些實施例的示出用于制造半導(dǎo)體器件的各個階段的一個的示例性截面圖。

圖5示出了根據(jù)本發(fā)明的一些實施例的示出用于制造半導(dǎo)體器件的各個階段的一個的示例性截面圖。

圖6A示出了根據(jù)本發(fā)明的一些實施例的示出用于制造半導(dǎo)體器件的各個階段的一個的示例性立體圖，并且圖6B和圖6C示出了根據(jù)本發(fā)明的一些實施例的示出用于制造半導(dǎo)體器件的各個階段的一個的示例性截面圖。

圖7示出了根據(jù)本發(fā)明的一些實施例的示出用于制造半導(dǎo)體器件的各個階段的一個的示例性截面圖。