[發明專利]共用電極半導體封裝結構

在審

• 申請號: 201710689849.8
• 申請日: 2017-08-11
• 公開（公告）號: CN107464791A
• 公開（公告）日: 2017-12-12
• 發明（設計）人: 黎永陽;潘軍星
• 申請（專利權）人: 東莞市阿甘半導體有限公司
• 主分類號: H01L23/31
• 分類號: H01L23/31;H01L23/498;H01L23/495
• 代理公司: 深圳市世紀恒程知識產權代理事務所44287
• 代理人: 胡海國,趙愛蓉

技術領域

本發明涉及半導體封裝領域，尤其涉及一種共用電極半導體封裝結構。

背景技術

隨著科學技術的不斷發展，半導體在汽車電子、工業測控、電源管理、消費類電子、無線通訊、有線通訊、計算機外設、醫療電子、軍工航空航天和安全與身份識別等領域均有廣泛運用，而半導體的使用也越來越趨向于小型化和集成化，現有的封裝技術一般是通過表面貼裝器件(Surface Mounted Devices，SMD)封裝器件，而對POE/AC24V等三線電源口的通用防護方案為三顆SMD封裝半導體芯片，但是這種方式具有占板面積大，方案成本高，貼片效率低下等缺點，不適合未來小型化的發展趨勢。

發明內容

本發明的主要目的在于提出一種共用電極半導體封裝結構，旨在解決現有技術中芯片封裝占板面積大，方案成本高，貼片效率低下的技術問題。

為實現上述目的，本發明提供一種共用電極半導體封裝結構，所述一種共用電極半導體封裝結構，包括：

引線框架、公共電極端和芯片層；

所述公共電極端設置在所述芯片層的上方并且所述芯片層的上表面與所述公共電極端電連接；

所述引線框架設置在所述芯片層的下方并且所述芯片層的下表面與所述引線框架電連接。

進一步地，所述共用電極半導體封裝結構還包括封裝體，所述封裝體設置在所述公共電極端上方，所述引線框架、所述公共電極端和所述芯片層均設置于所述封裝體內。

進一步地，所述芯片層包括第一芯片子層，所述第一芯片子層包括：M個第一半導體芯片，M為正整數；

所述引線框架包括：與所述第一半導體芯片數量相同的引腳，各引腳與各第一半導體芯片一一對應且電連接。

進一步地，所述第一半導體芯片通過所述公共電極端實現相互連接，以使各第一半導體芯片具有一個共用電極。

進一步地，所述各第一半導體芯片的下表面貼裝在所述各引腳上。

進一步地，所述芯片層還包括：第二芯片子層，所述第二芯片子層在所述第一芯片子層上方，所述第二芯片子層包括：第二半導體元器件和第一連接板；

所述第一連接板設置在所述第一芯片子層上方；

所述第一連接板的下表面與所述第一芯片子層的上表面電連接，所述第一連接板的上表面與所述第二半芯片子層的下表面電連接。

進一步地，所述第二芯片子層包括：與所述第一半導體芯片數量相同的第二半導體芯片；

所述第一連接板包括：與所述第二半導體芯片數量相同的連接片；

各第二半導體芯片通過所述第一連接板的連接片分別與所述各第一半導體芯片垂直互聯。

進一步地，所述引線框架中同一邊的所述各引腳的伸出方向平行，所述引線框架中不同邊的所述各引腳的伸出方向相反。

進一步地，所述引線框架中所述各引腳的在所述封裝體外的伸出部分均呈折彎狀，且所述伸出部分處于同一平面上。

進一步地，所述引線框架中所述各引腳之間設置間隙或絕緣層實行電氣絕緣隔離。

本發明通過利用公共電極端連接芯片層中的半導體芯片，使半導體芯片具有一個共用電極，從而實現了一顆元器件代替多顆元器件的方案，具有降低占板面積，提升貼片效率，降低生產成本，提高產品的集成度的優點。

附圖說明

圖1為本發明一種共用電極半導體封裝結構第一實施例立體結構示意圖；

圖2為本發明一種共用電極半導體封裝結構第一實施例二路防護電路圖；

圖3為本發明一種共用電極半導體封裝結構第一實施例組裝成品圖；

圖4為本發明一種共用電極半導體封裝結構第二實施例立體結構示意圖；

圖5為本發明一種共用電極半導體封裝結構第二實施例組裝成品圖；

圖6為本發明一種共用電極半導體封裝結構第三實施例立體結構示意圖。

本發明目的的實現、功能特點及優點將結合實施例，參照附圖做進一步說明。

具體實施方式

為了使本發明的目的、技術方案及優點更加清楚明白，以下結合附圖及實施例，對本發明進一步詳細說明。應當理解，此處所描述的具體實施例僅僅用以解釋本發明，并不用于限定本發明。

本文中提及的方位詞“上”、“下”、“上表面”和“下表面”等，僅參考附圖的方向進行描述，是為了技術人員更好地了解本發明中的各個特征的位置關系，僅僅作為說明目的，而不能理解為對本發明的限制。

本文中提到的“第一”和“第二”均是為了方便描述而定義的，本領域技術人員也可以為它們定義其他的任何名稱。