[發(fā)明專利]基于FPGA和DSP的電力推進(jìn)船舶諧波監(jiān)測(cè)系統(tǒng)

在審

• 申請(qǐng)?zhí)枺?/td>: 201710671378.8
• 申請(qǐng)日: 2017-08-08
• 公開（公告）號(hào): CN107505506A
• 公開（公告）日: 2017-12-22
• 發(fā)明（設(shè)計(jì)）人: 陳輝;于桐;楊誠;田畾
• 申請(qǐng)（專利權(quán)）人: 武漢理工大學(xué)
• 主分類號(hào): G01R23/16
• 分類號(hào): G01R23/16
• 代理公司: 武漢開元知識(shí)產(chǎn)權(quán)代理有限公司42104
• 代理人: 胡鎮(zhèn)西,劉琳

技術(shù)領(lǐng)域

本發(fā)明涉及船舶動(dòng)力裝置管道振動(dòng)技術(shù)領(lǐng)域，具體地指一種基于FPGA和DSP的電力推進(jìn)船舶諧波監(jiān)測(cè)系統(tǒng)。

背景技術(shù)

隨著電力電子技術(shù)在船舶上的大量應(yīng)用，用電設(shè)備不斷增加，船舶自動(dòng)化水平顯著提高，船舶電力推進(jìn)技術(shù)也取得了飛速的發(fā)展。與此同時(shí)，電能質(zhì)量問題確實(shí)不可忽視的，非線性與沖擊性負(fù)荷在船舶運(yùn)行過程中帶來了諧波、三相不平衡性、電壓波動(dòng)、閃變等電能質(zhì)量問題，對(duì)船舶電力系統(tǒng)的可靠性和安全性造成了一定的影響。例如，我國廣船國際生產(chǎn)的“泰安口”號(hào)18000噸級(jí)半潛船，采用SSP-5吊艙式全回轉(zhuǎn)電力推進(jìn)系統(tǒng)的全電力推進(jìn)船舶，其推進(jìn)系統(tǒng)中包含的變頻器等電力電子設(shè)備在使用過程中，為船舶電網(wǎng)注入大量諧波，對(duì)整個(gè)電網(wǎng)造成干擾；此外，通訊導(dǎo)航系統(tǒng)以及海難救助等設(shè)備對(duì)大量高次諧波也比較敏感，受其影響可能會(huì)出現(xiàn)信號(hào)干擾，甚至無法正常運(yùn)行。大量諧波的注入使得系統(tǒng)中的主要部件的故障風(fēng)險(xiǎn)增加，且會(huì)使運(yùn)行的經(jīng)濟(jì)效率降低。近年來，大量非線性負(fù)載在船舶的使用導(dǎo)致船舶諧波問題越來越嚴(yán)重，具體危害有如下幾個(gè)方面：

(1)船舶電網(wǎng)是具有復(fù)雜環(huán)境和大量運(yùn)用電力電子變換器的獨(dú)立小容量電網(wǎng)，諧波造成影響比陸地電網(wǎng)更加顯著，高頻的諧波電壓和電流會(huì)造成電機(jī)、變壓器、輸電線路損耗增加，引起系統(tǒng)中設(shè)備的可靠性和耐用性降低。

(2)使繼電保護(hù)、自動(dòng)裝置、計(jì)算機(jī)系統(tǒng)及測(cè)量裝置運(yùn)轉(zhuǎn)不正常或者誤操作，導(dǎo)致船舶運(yùn)行的安全性下降。

(3)造成大量的電磁干擾，對(duì)導(dǎo)航系統(tǒng)、通訊系統(tǒng)造成影響，導(dǎo)致其不能正常的工作。

因此，急需一種能夠?qū)﹄娏ν七M(jìn)系統(tǒng)的諧波進(jìn)行實(shí)時(shí)監(jiān)測(cè)的電力推進(jìn)船舶諧波監(jiān)測(cè)系統(tǒng)。

發(fā)明內(nèi)容

本發(fā)明的目的是針對(duì)現(xiàn)有技術(shù)的不足，提出了一種基于FPGA和DSP的電力推進(jìn)船舶諧波監(jiān)測(cè)系統(tǒng)，其目的是對(duì)電力推進(jìn)系統(tǒng)的諧波進(jìn)行實(shí)時(shí)監(jiān)測(cè)，降低諧波對(duì)電力推進(jìn)系統(tǒng)的不良影響，保證船舶能夠穩(wěn)定可靠的航行。

為實(shí)現(xiàn)上述目的，本發(fā)明所設(shè)計(jì)的基于FPGA和DSP的電力推進(jìn)船舶諧波監(jiān)測(cè)系統(tǒng)，包括所述系統(tǒng)包括電流傳感器、電壓傳感器、信號(hào)調(diào)理電路、A/D轉(zhuǎn)化器、DSP芯片和FPGA芯片；所述電流傳感器用于采集電力推進(jìn)系統(tǒng)的電流信號(hào)；所述電壓傳感器用于采集電力推進(jìn)系統(tǒng)的電壓信號(hào)；所述信號(hào)調(diào)理電路用于對(duì)采集的電流信號(hào)和電壓信號(hào)進(jìn)行濾波處理和極性變換、電平變換；所述A/D轉(zhuǎn)化器用于將經(jīng)過濾波處理后的電流信號(hào)和電壓信號(hào)轉(zhuǎn)化為電流數(shù)字信號(hào)和電壓數(shù)字信號(hào)；所述DSP芯片用于對(duì)電流數(shù)字信號(hào)和電壓數(shù)字信號(hào)進(jìn)行預(yù)處理后發(fā)送至FPGA芯片，并對(duì)FPGA芯片處理后的信號(hào)進(jìn)行后期運(yùn)算并輸出，諧波異常時(shí)發(fā)出報(bào)警。

進(jìn)一步地，所述FPGA芯片用于對(duì)輸入的數(shù)字信號(hào)進(jìn)行FFT運(yùn)算。

更進(jìn)一步地，所述信號(hào)調(diào)理電路包括電流采樣電路、抗混疊低通濾波電路和電平提升電路。

更進(jìn)一步地，所述FPGA芯片中FFT運(yùn)算的硬件結(jié)構(gòu)包括Butterfly運(yùn)算模塊、控制模塊、存儲(chǔ)器1、存儲(chǔ)器2、存儲(chǔ)器3、存儲(chǔ)器4；所述Butterfly運(yùn)算模塊用于進(jìn)行蝶形運(yùn)算；所述存儲(chǔ)器1用于存儲(chǔ)Butterfly運(yùn)算模塊計(jì)算出的奇數(shù)極的結(jié)果，所述存儲(chǔ)器2用于輸入n時(shí)刻的數(shù)據(jù)，所述3用于輸入n+t時(shí)刻的數(shù)據(jù)；所述存儲(chǔ)器4用于存儲(chǔ)N/2點(diǎn)旋轉(zhuǎn)因子，所述控制模塊用于產(chǎn)生控制信號(hào)。

更進(jìn)一步地，所述系統(tǒng)還包括同步鎖相電路，用于對(duì)信號(hào)調(diào)理電路的輸出信號(hào)進(jìn)行鎖相處理，防止信號(hào)的采樣失真。

更進(jìn)一步地，所述DSP芯片和FPGA芯片之間采用SPI通訊。

本發(fā)明與現(xiàn)有技術(shù)相比，其優(yōu)點(diǎn)在于：

1、采用FPGA與DSP雙處理器相結(jié)合的方式。

對(duì)于傳統(tǒng)的電力推進(jìn)船舶的諧波、電壓和電流的監(jiān)測(cè)，大多采用單一的處理器進(jìn)行監(jiān)測(cè)，數(shù)據(jù)處理速度較慢，采樣點(diǎn)相對(duì)較少，采樣數(shù)據(jù)的精度較低。本發(fā)明采用FPGA與DSP雙處理器相結(jié)合的方式，利用DSP芯片對(duì)數(shù)字信號(hào)進(jìn)行預(yù)處理后后送給FPGA，F(xiàn)PGA對(duì)采集的數(shù)據(jù)進(jìn)行并行FFT計(jì)算后再輸出給DSP芯片進(jìn)行后期的運(yùn)算、通訊以及顯示。該方式采樣速度快，數(shù)據(jù)處理能力強(qiáng)，采樣點(diǎn)增多，采樣數(shù)據(jù)精度很高。

2、在進(jìn)行諧波監(jiān)測(cè)時(shí)，采用FPGA進(jìn)行數(shù)據(jù)運(yùn)算。

目前大多數(shù)FFT運(yùn)算采用的是DSP，因?yàn)镈SP技術(shù)相對(duì)成熟，開發(fā)較簡單且成本低。但是它的運(yùn)算速度較慢，接口不靈活，需要外置控制芯片以及接口。而FPGA在運(yùn)算速度、靈活性和體積上都優(yōu)于DSP。因此，本文采用FPGA進(jìn)行并行FFT運(yùn)算，而DSP進(jìn)行高速數(shù)據(jù)采集，并對(duì)FPGA運(yùn)算的結(jié)果進(jìn)行顯示。