[發明專利]像素電路、其制造方法及顯示裝置

有效

• 申請號: 201710646875.2
• 申請日: 2017-08-01
• 公開（公告）號: CN109326624B
• 公開（公告）日: 2021-12-24
• 發明（設計）人: 宋振;王國英
• 申請（專利權）人: 京東方科技集團股份有限公司
• 主分類號: H01L27/32
• 分類號: H01L27/32;H01L51/56
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 彭久云

1.一種像素電路，包括基板以及設置于所述基板上的第一薄膜晶體管、第二薄膜晶體管，其中，所述第一薄膜晶體管為頂柵結構，所述第二薄膜晶體管為底柵結構，所述第一薄膜晶體管的第一極和所述第二薄膜晶體管的柵極彼此電性連接，且同層設置于所述基板上；所述第一薄膜晶體管的第二極和所述第一薄膜晶體管的柵極同層設置并位于所述第一薄膜晶體管的第一極遠離所述基板的一側；

所述第一薄膜晶體管的有源層包括第一區、第二區及位于所述第一區和第二區之間的溝道區，所述第一薄膜晶體管的有源層的第一區與所述第一薄膜晶體管的第一極通過過孔電性連接，且所述第一區填充于所述過孔中；

所述第一薄膜晶體管的有源層與所述第二薄膜晶體管的有源層同層設置。

2.如權利要求1所述的像素電路，還包括設置于所述基板上的電容，其中，所述電容的第一電極與所述第一薄膜晶體管的第一極及所述第二薄膜晶體管的柵極電性連接，且同層設置于所述基板上。

3.如權利要求2所述的像素電路，其中，所述第一薄膜晶體管的柵極和第二極、所述第二薄膜晶體管的第一極和第二極以及所述電容的第二電極同層設置，且所述第二薄膜晶體管的第一極與所述電容的第二電極電性相連。

4.如權利要求3所述的像素電路，其中，所述第一薄膜晶體管還包括設置于其第一極與有源層之間的緩沖層，所述緩沖層、所述第二薄膜晶體管的柵極絕緣層與所述電容的介質層同層設置。

5.如權利要求3所述的像素電路，還包括像素電極，其中，所述像素電極與所述第二薄膜晶體管的第一極及第所述電容的第二電極電性連接。

6.如權利要求3所述的像素電路，還包括像素電極，其中，所述像素電極與所述第二薄膜晶體管的第二極電性連接。

7.如權利要求1-6任意一項所述的像素電路，其中，所述第二薄膜晶體管還包括刻蝕阻擋層，所述刻蝕阻擋層與所述第一薄膜晶體管的柵極絕緣層同層設置。

8.如權利要求1所述的像素電路，其中，所述第一薄膜晶體管的有源層的第一區和第二區以及所述第二薄膜晶體管的有源層的第一區和第二區為導體。

9.一種顯示裝置，其包括如權利要求1-8任意一項所述的像素電路。

10.一種像素電路的制造方法，包括：

提供基板；

在所述基板上形成第一薄膜晶體管和第二薄膜晶體管，其中，所述第一薄膜晶體管為頂柵結構，所述第二薄膜晶體管為底柵結構，通過在所述基板上形成第一金屬層并對所述第一金屬層圖案化形成彼此電性連接且同層設置的所述第一薄膜晶體管的第一極及所述第二薄膜晶體管的柵極；

其中，在所述基板上形成第一薄膜晶體管和第二薄膜晶體管包括：

在所述第一金屬層上形成第一絕緣層并在所述第一絕緣層中形成露出至少部分的所述第一薄膜晶體管的第一極的過孔；

在所述第一絕緣層上形成半導體層并圖案化所述半導體層以形成所述第一薄膜晶體管的有源層和所述第二薄膜晶體管的有源層，其中，所述第一薄膜晶體管的有源層通過所述過孔與所述第一薄膜晶體管的第一極的裸露部分接觸；

在所述半導體層上形成第二金屬層并圖案化所述第二金屬層以形成所述第一薄膜晶體管的第二極和柵極。

11.如權利要求10所述的像素電路的制造方法，其中，在形成第一薄膜晶體管和第二薄膜晶體管的同時還一并形成電容，在對所述第一金屬層圖案化的同時還一并形成所述電容的第一電極，所述第一電極與所述第一薄膜晶體管的第一極及所述第二薄膜晶體管的柵極電性連接。