[發明專利]一種存儲器高壓防耦合高壓泄放電路

有效

• 申請號: 201710632485.X
• 申請日: 2017-07-28
• 公開（公告）號: CN107240417B
• 公開（公告）日: 2023-06-02
• 發明（設計）人: 劉吉平;朱金橋;唐偉
• 申請（專利權）人: 深圳市航順芯片技術研發有限公司
• 主分類號: G11C16/22
• 分類號: G11C16/22
• 代理公司: 深圳市嘉勤知識產權代理有限公司 44651
• 代理人: 辛鴻飛

1.一種存儲器高壓防耦合高壓泄放電路，包括相鄰的非揮發存儲器單元第一存儲單元、第二存儲單元、節點A以及節點B，所述節點A和節點B之間設有寄生電容Cg，其特征在于：所述節點A和節點B之間串聯有附屬電路，所述附屬電路包括電阻串、電壓比較器以及NMOS開關管，附屬電路設有的電阻串分壓給電壓比較器，所述電壓比較器控制NMOS開關管通斷，節點B瞬間拉低到低電平，能夠削弱Cg耦合的高電壓，保護了右邊存儲單元不會被誤寫入；

所述電壓比較器輸入端分別連接電阻串節點和參考電壓端，形成電壓比較電路，所述電壓比較器的輸出端和NMOS開關管的柵極相連起到控制NMOS開關管的源極與漏極的通斷，所述NMOS開關管的源極與漏極分別與地線和節點B相連；

所述NMOS開關管的寬長比為6um/0.6um。

2.如權利要求1所述的一種存儲器高壓防耦合高壓泄放電路，其特征在于：所述電阻串設有串聯的第一電阻、第二電阻以及第三電阻，所述第三電阻為可調節電阻且接地，所述第三電阻與第二電阻連接端與電壓比較器的正端連接，所述電壓比較器的負端和參考源相連形成開環電壓比較器電路。

3.如權利要求2所述的一種存儲器高壓防耦合高壓泄放電路，其特征在于：所述第一電阻、第二電阻以及第三電阻為阱電阻。