[發明專利]一種基于硅基集成波導的相位編碼裝置

在審

• 申請號: 201710629498.1
• 申請日: 2017-07-28
• 公開（公告）號: CN107204813A
• 公開（公告）日: 2017-09-26
• 發明（設計）人: 付云飛;黃蕾蕾;趙義博
• 申請（專利權）人: 浙江九州量子信息技術股份有限公司
• 主分類號: H04B10/80
• 分類號: H04B10/80;G02B6/26
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明涉及量子相位編碼技術領域，特別涉及一種基于硅基集成波導的相位編碼裝置。

背景技術

量子信息技術起源于上世紀80年代，主要分為量子通信和量子計算兩大研究方向。隨著科學技術的不斷進步，基于經典信息的加密技術由于其底層基本原理的局限性，存在著固有的安全隱患。量子保密通信因為量子力學的基本定律，具有物理上的無條件的安全性。因此，量子密鑰分發技術(Quantum Key Distribution，QKD)的應用越來越廣泛。

量子密鑰分發技術的前提是制備量子比特。一個量子比特利用的編碼空間為二維希爾伯特空間，其常用的編碼方式主要有偏振編碼以及相位編碼。現在常用的相位編碼的量子密鑰分發方案，多采用傳統分立的光學元器件通過光纖熔接等技術搭建而成，具有體積大、批量可生產性差、系統穩定性不足、成本較高等缺點。近年來，隨著新興的硅基光子芯片集成技術的不斷發展，硅基的集成光子芯片在相干光通信、短距離光通信等領域已經逐漸進入商用化，技術越來越成熟。硅基光子器件由于與CMOS工藝的兼容性，具有可大規模生產、成本低、性能可靠等優越性；但是傳統的相位編碼裝置采用的干涉儀其長臂大都采用普通的硅波導或是光纖，而硅波導或是光纖光損耗較大，致使相位編碼裝置生成的量子比特效率降低。

發明內容

本發明目的在于提供一種基于硅基集成波導的相位編碼裝置，以解決現有技術中相位編碼裝置采用的干涉儀其長臂大都采用普通的硅波導或是光纖，而硅波導或是光纖光損耗較大，致使相位編碼裝置生成的量子比特效率降低的技術問題。

本發明的技術方案是這樣實現的：

一種基于硅基集成波導的相位編碼裝置，包括單光子發射源，所述單光子發射源通過硅波導連接前端耦合器的輸入端，所述前端耦合器的輸出端分別連接有長臂波導單元以及短臂波導單元，所述長臂波導單元以及短臂波導單元的輸出端分別連接一后端耦合器，所述長臂波導單元包括第一耦合器、延時波導以及第二耦合器，所述第一耦合器通過硅波導連接前端耦合器的輸出端，所述第一耦合器通過延時波導連接第二耦合器，所述第二耦合器通過硅波導連接后端耦合器的輸入端，所述短臂波導單元采用硅波導連接前端耦合器的輸出端以及后端耦合器的輸入端，所述長臂波導單元和/或短臂波導單元上設置有相位調制器，所述硅波導以及延時波導制作在硅基上。

優選地，所述延時波導為低損耗硅波導、氧化硅波導、SiON波導、Si₃N₄波導以及聚合物波導中的一種或是組合。

優選地，所述延時波導的外形包括條形、脊形、圓形或者扁平型。

優選地，所述短臂波導單元上設置有可調衰減器。

優選地，所述前端耦合器與后端耦合器采用3dB耦合器。

優選地，所述低損耗硅波導的制造過程為將硅波導經過氫氣退火或熱氧化進行處理，降低硅波導的側壁粗糙度。

優選地，所述氧化硅波導、SiON波導、Si₃N₄波導的制造過程為利用化學氣相沉積法將材料沉積在硅基芯片上，再利用紫外光刻工藝形成延時波導的掩膜圖形，最后利用感應耦合等離子刻蝕工藝將掩膜圖形轉移到沉積的材料上形成延時波導。

優選地，所述聚合物波導的制造過程為將聚合物材料通過甩膠工藝均勻旋涂在硅基芯片上，再利用光刻工藝或者納米壓印工藝形成聚合物材料的延時波導。

與現有技術相比，本發明有以下有益效果：

本發明的基于硅基集成波導的相位編碼裝置，將干涉儀的長臂延時部分采用延時波導來實現，延時波導具有低損耗特性，解決了普通硅波導做時延損耗大的問題，在一定程度上提高了編碼裝置的量子比特生成效率，另外，本發明將硅波導以及延時波導集成在同一片光子芯片上，相對于傳統分立元件相位編碼編碼裝置具有封裝簡單，電學控制簡單等優點。

附圖說明

圖1為本發明基于硅基集成波導的相位編碼裝置的原理框圖。

圖中：單光子發射源1，硅波導2，前端耦合器3，長臂波導單元4，短臂波導單元5，后端耦合器6，第一耦合器7，延時波導8，第二耦合器9，相位調制器10，可調衰減器11。

具體實施方式

下面將結合本發明實施例中的附圖，對本發明進行清楚、完整地描述。