[發明專利]PCB封裝設計方法和裝置有效
| 申請號: | 201710617180.1 | 申請日: | 2017-07-25 |
| 公開(公告)號: | CN107391853B | 公開(公告)日: | 2021-04-06 |
| 發明(設計)人: | 李帥 | 申請(專利權)人: | 奇酷互聯網絡科技(深圳)有限公司 |
| 主分類號: | G06F30/32 | 分類號: | G06F30/32;G06F115/12;G06F111/20 |
| 代理公司: | 深圳市威世博知識產權代理事務所(普通合伙) 44280 | 代理人: | 鐘子敏 |
| 地址: | 518000 廣東省深圳市南山*** | 國省代碼: | 廣東;44 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | pcb 封裝 設計 方法 裝置 | ||
本發明實施例提供了一種PCB封裝設計方法和裝置,屬于電路板封裝技術領域。本發明實施例提供的PCB封裝設計方法和裝置,對器件封裝庫中的禁布區進行了綁定操作,當調用該器件封裝庫進行PCB設計時,禁布區就綁定在所述器件的圖形內。通過上述綁定操作,在進行PCB設計的過程中,器件自帶的禁布區將無法單獨刪除,只能將器件整體刪除。從而緩解了工程師誤刪器件封裝自帶的禁布區的問題,降低了PCB設計工程師的出錯概率和工作量,一定程度上規避了后期出現禁布區存在大量走線的情況。
技術領域
本發明涉及電路板封裝技術領域,具體而言,涉及一種PCB封裝設計方法和裝置。
背景技術
隨著現代電子電路和微電子電路的發展,尤其是IC(Integrated Circuit,集成電路)封裝技術的發展,TSV(Through Silicon Via,硅通孔)技術、Flip Chip(倒裝片)等封裝技術的出現,使得芯片可以脫離載板,實現裸芯片(Wafer,也稱晶元)直接封裝的形式,這種芯片封裝形式,雖然減小了芯片的面積和厚度,但由于缺少了載板的阻隔,使得芯片焊接到PCB(Printed circuit board,印刷電路板)上時,PCB表層的線路對裸芯片Wafer中的敏感電路產生影響,導致芯片工作不正常,尤其是RF(Radio Frequency,射頻)芯片。
隨著機械電子的融合,PCB板上集成的外圍機械等結構件在產品的使用過程中,會做相應的機械運動,如手機的卡槽,會抽出,插入等。在這些機械運動過程中,機械件可能會與PCB板表面相互摩擦,導致PCB板表面覆蓋的阻焊磨穿,暴露出PCB板的表層線路,造成電路短路,斷路等故障,導致整機報廢。
為解決上述兩種常見問題,一般的做法是不在芯片下方敏感區域或者結構件活動區域布線。即在電路板布線設計時,在器件的封裝中添加禁布區。在電路板設計與仿真軟件中,各個器件封裝具有自帶的禁布區,工程師在進行PCB板布線設計的過程中,也需要隨時添加和刪除PCB板的禁布區,由于PCB板的禁布區和器件封裝自帶的禁布區是同一種屬性,因此在設計PCB板的過程中,經常出現工程師誤刪器件封裝自帶的禁布區的情況,增加了PCB板在設計過程中的出錯率和工程師的工作量。
發明內容
有鑒于此,本發明實施例的目的在于提供一種PCB封裝設計方法和裝置,以緩解工程師誤刪器件封裝自帶的禁布區的問題。
為了實現上述目的,本發明實施例采用的技術方案如下:
第一方面,本發明實施例提供了一種PCB封裝設計方法,應用于Allegro軟件中,包括:
當當前的器件封裝庫帶有禁布區時,對器件封裝庫中的元素進行綁定操作,所述元素至少包括禁布區;
當調用該器件封裝庫進行PCB設計時,顯示器件封裝庫對應的器件圖形,在器件圖形內綁定有禁布區;
基于器件圖形進行PCB設計。
在本發明較佳的實施例中,所述對器件封裝庫中的元素進行綁定操作的步驟,包括:
提示是否對元素進行綁定操作;
當接收到綁定元素的操作指示時,設置器件封裝庫中的元素的屬性為綁定屬性。
在本發明較佳的實施例中,設置器件封裝庫中的元素的屬性為綁定屬性的步驟,包括:
調取器件封裝庫對應的Drawing屬性;
將Drawing屬性中的綁定屬性設置為選中狀態。
在本發明較佳的實施例中,基于器件圖形進行PCB設計的步驟,包括:
接收用戶的操作指令;
按照用戶的操作指令進行PCB設計。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于奇酷互聯網絡科技(深圳)有限公司,未經奇酷互聯網絡科技(深圳)有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201710617180.1/2.html,轉載請聲明來源鉆瓜專利網。





