[發明專利]形成半導體器件的方法

有效

• 申請號: 201710600282.2
• 申請日: 2017-07-21
• 公開（公告）號: CN107799422B
• 公開（公告）日: 2020-06-19
• 發明（設計）人: 徐志安;楊育佳
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

本發明的實施例提供一種形成半導體器件的方法，包括在半導體鰭的中間部分的頂面和側壁上形成偽柵極堆疊件，并且形成間隔件層。間隔件層包括位于偽柵極堆疊件的側壁上的第一部分、和位于半導體鰭的一部分的頂面和側壁上的第二部分。方法還包括在間隔件層上執行注入。在注入之后，執行退火。退火之后，蝕刻間隔件層的第二部分，其中，在蝕刻之后，保留間隔件層的第一部分。在半導體鰭的側部上形成源極/漏極區域。

技術領域

本發明的實施例涉及半導體領域，更具體地涉及形成半導體器件的方法。

背景技術

IC材料和設計中的技術進步已經產生了數代IC，其中，每代IC都具有比上一代IC更小且更復雜的電路。在IC演進過程中，功能密度(即，每一芯片面積上互連器件的數量)已普遍增加，而幾何尺寸(即，使用制造工藝可產生的最小組件或線)有所降低。該按比例縮小工藝通常因提高生產效率和降低相關成本而提供益處。

這種按比例縮小工藝還增加了處理和制造IC的復雜性并且，為了實現這些進步，需要IC處理和制造方面的相似發展。例如，已經引入諸如鰭式場效應晶體管(FinFET)的三維晶體管代替平面晶體管。盡管現有的FinFET器件以及制造FinFET器件的方法一般能夠滿足它們預期的目的，但是它們不能在所有方面都完全令人滿意。期望在此領域有所改進。

發明內容

本發明的實施例提供了一種形成半導體器件的方法，包括：在半導體鰭的中間部分的頂面和側壁上形成偽柵極堆疊件；形成間隔件層，包括：位于所述偽柵極堆疊件的側壁上的第一部分；和位于所述半導體鰭的一部分的頂面和側壁上的第二部分；在所述間隔件層上執行注入；在所述注入之后，執行退火；所述退火之后，蝕刻所述間隔件層的第二部分，其中，在所述蝕刻之后，保留所述間隔件層的第一部分；以及在所述半導體鰭的側部上形成源極/漏極區域。

本發明的實施例還提供了一種形成半導體器件的方法，包括：在半導體鰭的中間部分的頂面和側壁上形成偽柵極堆疊件；形成間隔件層包括：位于所述偽柵極堆疊件的側壁上的第一部分；和位于所述半導體鰭的頂面和側壁上的第二部分；非晶化所述半導體鰭的頂部部分，其中，所述間隔件層覆蓋所述半導體鰭的非晶化的頂部部分；再結晶所述非晶化的頂部部分；蝕刻所述間隔件層的第二部分，其中，在所述蝕刻之后，保留所述間隔件層的第一部分；以及在所述半導體鰭的側部上形成源極/漏極區域。

本發明的實施例還提供了一種形成半導體器件的方法，包括：在半導體鰭上方形成柵極堆疊件，其中，所述柵極堆疊件覆蓋所述半導體鰭的中間部分，并且暴露所述半導體鰭的一部分；在所述柵極堆疊件和所述半導體鰭上形成毯式介電層，其中，所述毯式介電層包括：位于所述半導體鰭的頂面和側壁上的鰭部分；位于所述柵極堆疊件的側壁上的側壁部分；利用摻雜劑注入所述鰭部分；執行退火；以及執行各向同性蝕刻以去除所述毯式介電層的鰭部分，其中，在所述各向同性蝕刻之后，保留所述毯式介電層的側壁部分。

附圖說明

當結合附圖進行閱讀時，根據下面詳細的描述可以更好地理解本發明的實施例。應該強調的是，根據工業中的標準實踐，對各種部件沒有按比例繪制。實際上，為了清楚的討論，各種部件的尺寸可以被任意增大或縮小。

圖1至圖11是根據一些示例性實施例的鰭式場效應晶體管(FinFET)的形成的中間階段的截面圖和立體圖；

圖12示出了根據一些實施例的用于形成FinFET的工藝流程。

具體實施方式