[發明專利]半導體結構及其形成方法

有效

• 申請號: 201710597789.7
• 申請日: 2017-07-20
• 公開（公告）號: CN109285779B
• 公開（公告）日: 2021-10-15
• 發明（設計）人: 周飛
• 申請（專利權）人: 中芯國際集成電路制造(北京)有限公司;中芯國際集成電路制造(上海)有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 徐文欣;吳敏

1.一種半導體結構的形成方法，其特征在于，包括：

提供基底，所述基底包括：第二器件區和分別位于第二器件區兩側的第一器件區；

在所述第一器件區基底上形成第一偽柵極層；

在所述第二器件區基底上形成至少一個第二偽柵極層；

所述第一器件區和第二器件區之間具有第一連接區和第二連接區，所述第一連接區基底上具有第二鰭部，所述第二連接區基底上具有第三鰭部，所述第二偽柵極層與第二鰭部沿垂直于所述第二鰭部的延伸方向上平行排列；

在所述基底上、第一偽柵極層的側壁和頂部表面、以及第二偽柵極層的側壁和頂部表面形成第一介質膜；

采用第一平坦化工藝去除部分所述第一介質膜，直至暴露出第一偽柵極層的頂部表面，形成第一介質層；

去除第一偽柵極層，在所述第一介質層內形成第一偽柵開口；

在所述第一偽柵開口內形成第一柵極層。

2.如權利要求1所述的半導體結構的形成方法，其特征在于，所述第一器件區基底上還具有第一鰭部和第一隔離層，所述第一隔離層的頂部表面低于第一鰭部的頂部表面，且覆蓋第一鰭部的部分側壁，所述第一偽柵極層位于第一隔離層上，且所述第一偽柵極層橫跨所述第一鰭部，且覆蓋第一鰭部的部分側壁和頂部表面；所述第二器件區基底內具有阱區，所述阱區上具有第二隔離層，所述第二隔離層上具有所述第二偽柵極層。

3.如權利要求2所述的半導體結構的形成方法，其特征在于，當所述第二偽柵極層的材料為硅時，所述第二隔離層的厚度與第一隔離層的厚度相同，或者，所述第二隔離層的厚度大于第一隔離層的厚度；所述第一隔離層的厚度為：40納米～100納米。

4.如權利要求3所述的半導體結構的形成方法，其特征在于，當所述第二隔離層的厚度與第一隔離層的厚度相同時，所述第一隔離層和第二隔離層同時形成，所述第一隔離層和第二隔離層的形成步驟包括：在所述基底上形成隔離材料膜，去除第一器件區和第二器件區上部分隔離材料膜，在所述第一器件區基底上形成所述第一隔離層，在所述第二器件區基底上形成第二隔離層；所述第二隔離層的厚度為：40納米～100納米。

5.如權利要求2所述的半導體結構的形成方法，其特征在于，形成所述第一介質膜之后，還包括：去除第二偽柵極層，在所述第一介質層內形成第二偽柵開口；在所述第二偽柵開口內形成第二柵極層；所述第二柵極層的材料為金屬，且所述第二隔離層的厚度大于第一隔離層的厚度。

6.如權利要求3或5所述的半導體結構的形成方法，其特征在于，當所述第二隔離層的厚度大于第一隔離層的厚度時，所述第一隔離層和第二隔離層的形成步驟包括：在所述基底上形成隔離材料膜，去除第一區器件區上部分隔離材料膜，在第一器件區基底上形成所述第一隔離層，在所述第二器件區基底上形成第二隔離層；所述第二隔離層的厚度為：120納米～200納米。

7.如權利要求1所述的半導體結構的形成方法，其特征在于，所述第二偽柵極層的個數為：2個～200個時，相鄰第二偽柵極層平行排列，且相鄰第二偽柵極層之間的間距為：60納米～120納米。

8.如權利要求1所述的半導體結構的形成方法，其特征在于，形成第一介質膜之前，還包括：形成至少一個橫跨第二鰭部的第三偽柵極層；所述第三偽柵極層的材料包括：硅。

9.如權利要求8所述的半導體結構的形成方法，其特征在于，所述第三偽柵極層的個數為2個～50個時，相鄰第三偽柵極層平行排列，且相鄰第三偽柵極層之間的間距為：60納米～120納米。

10.如權利要求1所述的半導體結構的形成方法，其特征在于，形成第一介質膜之前，還包括：形成至少一個橫跨第三鰭部的第四偽柵極層；所述第四偽柵極層的材料包括：硅。