[發明專利]一種柵極驅動電路及其驅動方法

有效

• 申請號: 201710580980.0
• 申請日: 2017-07-17
• 公開（公告）號: CN107154245B
• 公開（公告）日: 2019-06-25
• 發明（設計）人: 徐向陽
• 申請（專利權）人: 深圳市華星光電技術有限公司
• 主分類號: G09G3/36
• 分類號: G09G3/36
• 代理公司: 廣州三環專利商標代理有限公司 44202
• 代理人: 郝傳鑫;熊永強

1.一種柵極驅動電路，包括：

上拉控制模塊，用于在向上間隔一級掃描啟動信號控制下，輸入向上間隔一級掃描信號；

上拉模塊，用于在所述上拉控制模塊輸出的向上間隔一級掃描信號控制下，輸入時鐘信號以產生本級掃描信號；

下拉模塊，用于在向下間隔一級時鐘信號的控制下，拉低所述上拉控制模塊的輸出端電位和本級掃描信號電位；

下拉維持模塊，用于在所述上拉控制模塊的輸出端電位和外加信號控制下保持所述上拉控制模塊的輸出端電位和本級掃描信號電位均處于預定低電位；所述下拉維持模塊包括第一下拉維持子模塊，所述第一下拉維持子模塊包括：

第五晶體管，其柵極用于輸入第一外加信號，源極連接其柵極；

第六晶體管，其柵極連接所述上拉控制模塊的輸出端，源極連接所述第五晶體管的漏極，漏極連接所述預定低電位；

第七晶體管，其柵極連接所述第五晶體管的漏極，源極連接所述第五晶體管的源極；

第八晶體管，其柵極連接所述上拉控制模塊的輸出端，源極連接所述第七晶體管的漏極，漏極連接所述預定低電位；

第九晶體管，其柵極連接所述第七晶體管的漏極，源極連接所述上拉控制模塊的輸出端，漏極連接所述預定低電位；

第十晶體管，其柵極連接所述第七晶體管的漏極，源極連接所述上拉模塊的輸出端及通過耦合電容連接所述上拉控制模塊的輸出端，漏極連接所述預定低電位。

2.根據權利要求1所述的電路，其特征在于，所述上拉控制模塊包括：

第一晶體管，其柵極用于輸入向上間隔一級掃描啟動信號，源極用于輸入向上間隔一級掃描信號，漏極連接所述上拉模塊。

3.根據權利要求2所述的電路，其特征在于，所述上拉模塊包括：

第二晶體管，其柵極連接所述第一晶體管的漏極，源極用于輸入時鐘信號，漏極用于輸出本級掃描信號。

4.根據權利要求3所述的電路，其特征在于，所述下拉模塊包括：

第三晶體管，其柵極用于輸入向下間隔一級時鐘信號，源極連接所述第二晶體管的的漏極，漏極連接所述預定低電位；

第四晶體管，其柵極用于輸入向下間隔一級時鐘信號，源極連接所述第二晶體管的柵極，漏極連接所述預定低電位。

5.根據權利要求3所述的電路，其特征在于，所述下拉維持模塊包括第二下拉維持子模塊，所述第二下拉維持子模塊包括：

第十一晶體管，其柵極用于輸入第二外加信號，源極連接其柵極，所述第二外加信號和所述第一外加信號交替驅動對應的下拉維持模塊進行工作；

第十二晶體管，其柵極連接所述上拉控制模塊的輸出端，源極連接所述第十一晶體管的漏極，漏極連接所述預定低電位；

第十三晶體管，其柵極連接所述第十一晶體管的漏極，源極連接所述第十一晶體管的源極；

第十四晶體管，其柵極連接所述上拉控制模塊的輸出端，源極連接所述第十三晶體管的漏極，漏極連接所述預定低電位；

第十五晶體管，其柵極連接所述第十三晶體管的漏極，源極連接所述上拉控制模塊的輸出端，漏極連接所述預定低電位；

第十六晶體管，其柵極連接所述第十三晶體管的漏極，源極連接所述上拉模塊的輸出端及通過耦合電容連接所述上拉控制模塊的輸出端，漏極連接所述預定低電位。

6.根據權利要求1-5中任一項所述的電路，其特征在于，還包括復位模塊，所述復位模塊包括第十七晶體管，

所述第十七晶體管的柵極用于輸入復位信號，源極連接所述上拉控制模塊的輸出端，漏極連接所述預定低電位。

7.根據權利要求1所述的電路，其特征在于，還包括掃描啟動信號產生模塊，所述掃描啟動信號產生模塊包括第十八晶體管，

所述第十八晶體管的柵極連接所述上拉控制模塊的輸出端，源極用于輸入所述時鐘信號，漏極用于輸出本級掃描啟動信號。

8.根據權利要求1所述的電路，其特征在于，所述時鐘信號由占空比為1/4、依次延遲1/8時鐘周期的8個子時鐘方波信號組成。

9.一種用于驅動柵極驅動電路的方法，包括：

向上拉控制模塊施加向上間隔一級掃描啟動信號，以使得向上間隔一級掃描信號經所述上拉控制模塊輸出；

上拉模塊在所述上拉控制模塊輸出的向上間隔一級掃描信號控制下，以使得時鐘信號通過所述上拉模塊輸出以產生本級掃描信號；

向下拉模塊施加向下間隔一級時鐘信號，以拉低所述上拉控制模塊的輸出端電位和本級掃描信號電位至預定低電位；

向下拉維持模塊施加外加信號，并在所述上拉控制模塊的輸出端的預定低電位配合下，保持所述上拉控制模塊的輸出端電位和本級掃描信號電位均處于所述預定低電位；其中，所述下拉維持模塊包括第一下拉維持子模塊，所述第一下拉維持子模塊包括：

第五晶體管，其柵極用于輸入第一外加信號，源極連接其柵極；

第六晶體管，其柵極連接所述上拉控制模塊的輸出端，源極連接所述第五晶體管的漏極，漏極連接所述預定低電位；

第七晶體管，其柵極連接所述第五晶體管的漏極，源極連接所述第五晶體管的源極；

第八晶體管，其柵極連接所述上拉控制模塊的輸出端，源極連接所述第七晶體管的漏極，漏極連接所述預定低電位；

第九晶體管，其柵極連接所述第七晶體管的漏極，源極連接所述上拉控制模塊的輸出端，漏極連接所述預定低電位；

第十晶體管，其柵極連接所述第七晶體管的漏極，源極連接所述上拉模塊的輸出端及通過耦合電容連接所述上拉控制模塊的輸出端，漏極連接所述預定低電位。