[發明專利]半導體存儲裝置

有效

• 申請號: 201710545380.0
• 申請日: 2017-07-06
• 公開（公告）號: CN107845396B
• 公開（公告）日: 2021-03-05
• 發明（設計）人: 樸宣奎;李珉圭
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: G11C8/14
• 分類號: G11C8/14;G11C8/08
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 李輝;劉久亮

1.一種半導體存儲裝置，該半導體存儲裝置包括：

第一存儲塊；以及

第二存儲塊，所述第二存儲塊與所述第一存儲塊共享塊字線，

其中，所述塊字線包括第一塊字線和第二塊字線以及第三塊字線，所述第一塊字線和所述第二塊字線傳送塊選擇信號以用于選擇所述第二存儲塊，所述第三塊字線用于傳送所述塊選擇信號以用于選擇所述第一存儲塊，并且

其中，所述第一塊字線被設置為與所述第一存儲塊交疊并且所述第二塊字線被設置為與所述第二存儲塊交疊。

2.根據權利要求1所述的半導體存儲裝置，

其中，所述第一存儲塊包括第一源極選擇線、第一漏極選擇線以及由設置在所述第一源極選擇線和所述第一漏極選擇線之間的多條第一字線形成的第一字線組，并且

其中，所述第一塊字線被設置為與所述第一源極選擇線和所述第一漏極選擇線之間的所述第一字線組交疊。

3.根據權利要求2所述的半導體存儲裝置，

其中，所述第二存儲塊包括第二源極選擇線、第二漏極選擇線以及由設置在所述第二源極選擇線和所述第二漏極選擇線之間的多條第二字線形成的第二字線組，并且

其中，所述第二塊字線被設置為與所述第二源極選擇線和所述第二漏極選擇線之間的所述第二字線組交疊。

4.根據權利要求3所述的半導體存儲裝置，該半導體存儲裝置還包括：

塊解碼器，所述塊解碼器被配置為輸出所述塊選擇信號；

第一開關組，所述第一開關組被配置為響應于所述塊選擇信號而將第一操作電壓傳送到所述第一存儲塊；以及

第二開關組，所述第二開關組被配置為響應于所述塊選擇信號而將第二操作電壓傳送到所述第二存儲塊，

其中，所述第一開關組被設置在所述塊解碼器和所述第一存儲塊之間，并且

其中，所述第一存儲塊和所述第二存儲塊被設置在所述第一開關組和所述第二開關組之間。

5.根據權利要求4所述的半導體存儲裝置，其中，所述第三塊字線聯接所述塊解碼器和所述第一開關組，而不與所述第一存儲塊和所述第二存儲塊交疊。

6.根據權利要求5所述的半導體存儲裝置，

其中，所述第一塊字線和所述第二塊字線聯接所述塊解碼器和所述第二開關組，

其中，所述第一塊字線穿過所述第一字線組以聯接所述塊解碼器和所述第二開關組，并且

其中，所述第二塊字線穿過所述第二字線組以聯接所述塊解碼器和所述第二開關組。

7.根據權利要求6所述的半導體存儲裝置，其中，所述第一塊字線和所述第二塊字線中的每一條被形成為比所述第三塊字線長。

8.根據權利要求6所述的半導體存儲裝置，該半導體存儲裝置還包括：

第一全局線解碼器，所述第一全局線解碼器被配置為輸出所述第一操作電壓；以及

第一全局線組，所述第一全局線組被配置為將所輸出的第一操作電壓傳送到所述第一開關組，

其中，所述第一全局線組被設置在所述塊解碼器和所述第一開關組之間。

9.根據權利要求8所述的半導體存儲裝置，該半導體存儲裝置還包括：

第二全局線解碼器，所述第二全局線解碼器被配置為輸出所述第二操作電壓；以及

第二全局線組，所述第二全局線組被配置為將所輸出的第二操作電壓傳送到所述第二開關組，

其中，所述第二開關組被設置在所述第二全局線組和所述第二存儲塊之間。

10.根據權利要求3所述的半導體存儲裝置，該半導體存儲裝置還包括一個或更多個層間絕緣層，所述一個或更多個層間絕緣層被配置為覆蓋所述第一源極選擇線和所述第二源極選擇線、所述第一漏極選擇線和所述第二漏極選擇線以及所述第一字線組和所述第二字線組。

11.根據權利要求10所述的半導體存儲裝置，其中，所述第一塊字線和所述第二塊字線形成在所述層間絕緣層上的同一層上。