[發明專利]集成電路及其形成方法

有效

• 申請號: 201710542830.0
• 申請日: 2017-07-05
• 公開（公告）號: CN107591403B
• 公開（公告）日: 2022-01-07
• 發明（設計）人: 吳偉成;張健宏
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L27/11521
• 分類號: H01L27/11521;H01L27/11531;H01L27/11539
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

本公開實施例涉及一種集成電路(IC)及形成方法，該集成電路包含HKMG混合非易失性存儲器(NVM)器件并且提供小尺寸和高性能。在一些實施例中，所述集成電路包含具有NVM器件的存儲器區，所述NVM器件帶有一對通過相應的浮置柵極與襯底分離的控制柵電極。一對選擇柵電極設置在所述一對控制柵電極的相對側。邏輯區鄰近存儲器區設置且具有邏輯器件，所述邏輯器件帶有金屬柵電極，所述金屬柵電極設置在邏輯柵極電介質上方并且具有被高k柵極介電層覆蓋的底部表面和側壁表面。選擇柵電極或控制柵電極包括金屬并且具有被高k柵極介電層覆蓋的底部表面和側壁表面。

技術領域

本發明實施例涉及半導體領域，并且具體地，涉及集成電路及其形成方法。

背景技術

嵌入式存儲器是一種用于半導體行業中以提高集成電路(IC)性能的技術。嵌入式存儲器是非獨立存儲器，其與邏輯內核集成在同一芯片上并支持該邏輯內核實現預期功能。高性能的嵌入式存儲器具有高速和廣泛的總線寬度能力，其限制或消除芯片間通信。

發明內容

根據本發明的一個方面，提供一種集成電路(IC)，包括：存儲器區，存儲器區包括非易失性存儲器(NVM)器件，非易失性存儲器器件具有通過相應的浮置柵極與襯底分離的一對控制柵電極，其中，一對選擇柵電極設置在一對控制柵電極的相對側；以及邏輯區，邏輯區鄰近存儲器區設置并且包括邏輯器件，邏輯器件包括第一金屬柵電極，第一金屬柵電極設置在邏輯柵極電介質上方并且具有被高k柵極介電層覆蓋的底部表面和側壁表面；其中，選擇柵電極或控制柵電極包括金屬，并且金屬選擇柵電極或金屬控制柵電極具有被高k柵極介電層覆蓋的底部表面和側壁表面。

根據本發明的另一方面，提供一種集成電路(IC)，包括：存儲器區，存儲器區包括非易失性存儲器(NVM)器件，非易失性存儲器器件具有設置在相應的一對浮置柵極上方的一對控制柵電極，一對浮置柵極通過浮置柵極電介質與襯底分離，NVM器件還包括設置在一對控制柵電極的相對側的一對選擇柵電極，其中，選擇柵電極通過選擇柵極電介質與襯底分離，選擇柵極電介質的厚度小于浮置柵極電介質的厚度；以及邏輯區，邏輯區鄰近存儲器區設置并且包括含有NMOS晶體管和PMOS晶體管的邏輯器件，NMOS晶體管包括第一金屬柵電極并且PMOS晶體管包括第二金屬柵電極；其中，第一金屬柵電極和第二金屬柵電極分別設置在邏輯柵極電介質上方并且具有被高k柵極介電層覆蓋的底部表面和側壁表面；其中，選擇柵電極或控制柵電極包括與第一金屬柵電極相同的材料，并且具有被高k柵極介電層覆蓋的底部表面和側壁表面。

根據本發明的另一方面，提供一種形成集成電路(IC)的方法，包括：提供包括存儲器區和邏輯區的襯底；在浮置柵極層上方形成并圖案化控制柵極層以在存儲器區上方形成一對犧牲控制柵極；形成并圖案化控制柵極層和浮置柵極層以在邏輯區上方形成一對犧牲邏輯柵極；在一對犧牲控制柵極的外側形成一對犧牲選擇柵極；以及通過高k介電層和第一金屬層替換一對犧牲選擇柵極或一對犧牲控制柵極、以及一對犧牲邏輯柵極中的一個。

附圖說明

結合附圖閱讀以下詳細說明，可更好地理解本公開的各方面。值得注意的是，依照同行業標準的慣例，各部件并非按照比例繪制。實際上，為了論述清楚，各部件的尺寸可任意增加或減少。

圖1例示了包括混合高k金屬柵極(HKMG)非易失性存儲器(NVM)器件的集成電路(IC)的一些實施例的截面圖。

圖2例示了包括混合HKMG NVM器件的IC的一些附加實施例的截面圖。

圖3例示了包括HKMG NVM器件的IC的一些附加實施例的截面圖。

圖4至圖13、圖14A至圖14C到圖16A至圖16C例示了用于制造包括混合或HKMG NVM器件的IC的方法的一些實施例的一系列截面圖。

圖17例示了用于制造包括混合或HKMG NVM器件的IC的方法的一些實施例的流程圖。

具體實施方式