[發明專利]具備幀對齊功能的高速串并轉換電路

在審

• 申請號: 201710513368.1
• 申請日: 2017-06-28
• 公開（公告）號: CN107222219A
• 公開（公告）日: 2017-09-29
• 發明（設計）人: 邵健
• 申請（專利權）人: 中國電子科技集團公司第五十八研究所
• 主分類號: H03M9/00
• 分類號: H03M9/00
• 代理公司: 總裝工程兵科研一所專利服務中心32002
• 代理人: 楊立秋

1.具備幀對齊功能的高速串并轉換電路，其特征是，包括時鐘管理模塊(100)、串行數據采樣及解串模塊(200)、幀對齊模塊(300)，所述時鐘管理模塊(100)的輸入端連接輸入時鐘，時鐘管理模塊(100)的輸出端分別連接串行數據采樣及解串模塊(200)、幀對齊模塊(300)，串行數據采樣及解串模塊(200)的輸入端連接串行數據輸入，串行數據采樣及解串模塊(200)的輸出端連接幀對齊模塊(300)；所述時鐘管理模塊(100)用于產生串行數據采樣及解串模塊(200)和幀對齊模塊(300)所需的各種相位的時鐘；所述串行數據采樣及解串模塊(200)對串行數據進行采樣，利用時鐘管理模塊(100)輸出的時鐘進行上升沿和下降沿的同步采樣，并利用移位寄存器組幀成并行數據；所述幀對齊模塊(300)對前級的并行數據進行幀對齊，比對發送數據和組幀之后的并行數據，根據比對結果對并行數據進行移位重組，保證最終并行輸出的準確性。

2.根據權利要求1所述的具備幀對齊功能的高速串并轉換電路，其特征是：所述時鐘管理模塊(100)中，兩路時鐘靈活可配，用于幀對齊模塊(300)的時鐘根據幀速率產生相應時鐘，用于采樣的時鐘能夠配置成各種相位。

3.根據權利要求2所述的具備幀對齊功能的高速串并轉換電路，其特征是：用于采樣和解串時鐘的相位由兩個寄存器控制，第一寄存器控制相位分為四等份，第二寄存器在每一等份里又將相位分為256等份，控制這兩個寄存器的值可以高精度覆蓋時鐘全相位，保證采樣的正確性。

4.根據權利要求3所述的具備幀對齊功能的高速串并轉換電路，其特征是：采樣時鐘相位點很多，為了選取最佳采樣時鐘，采取遍歷算法，電路自動配置第一寄存器和第二寄存器，遍歷所有相位點，從中選取最佳采樣時鐘。

5.根據權利要求4所述的具備幀對齊功能的高速串并轉換電路，其特征是：所述時鐘管理模塊(100)包括互相連接的PLL模塊(101)和參數配置模塊(102)，PLL模塊(101)是模擬電路，能夠根據需求產生不同頻率、不同相位的時鐘，PLL模塊(101)產生時鐘A、時鐘B兩路時鐘，時鐘A提供給串行數據采樣及解串模塊(200)，時鐘B提供給幀對齊模塊(300)；其中時鐘B的頻率和相位根據實際要求是固定的，時鐘A需要遍歷0-2π各個相位，相位的遍歷是通過參數配置模塊(102)實現的，兩個寄存器能精準控制時鐘相位的輸出，第一寄存器實現粗調，將0-2π分為0-π/2，π/2-π，π-3π/2，3π/2-2π四個部分，第二寄存器實現精調，將上述四個部分再平均分為256等份，這樣可以高精度遍歷全部相位；參數配置模塊(102)中包含遍歷使能信號，上電時遍歷使能打開，時鐘A開始相位遍歷，直到串行數據采樣及解串模塊(200)反饋采到正確數據，遍歷使能關閉，時鐘A輸出不再變化。

6.根據權利要求1所述的具備幀對齊功能的高速串并轉換電路，其特征是：所述串行數據采樣及解串模塊(200)中包括互相連接的數據采樣比對模塊(201)和移位寄存器(202)，數據采樣比對模塊(201)在數據采樣的同時，比對采到的數據是否穩定，是否滿足采樣的建立保持時間，如果數據不穩定，時鐘管理模塊(100)會產生一個不同相位的時鐘，再次進行采樣比對，如此重復，直到比對成功為止；為了用低頻率時鐘采樣高頻率數據，在時鐘的上升沿和下降沿同時采樣，采樣之后的數據從低位進入移位寄存器(202)，依次移位之后并行輸出得到串轉并的結果。

7.根據權利要求1所述的具備幀對齊功能的高速串并轉換電路，其特征是：所述幀對齊模塊(300)中，首先串行數據要發送特定測試序列，幀對齊模塊(300)將得到前級并行數據的偏移值，根據偏移值來對并行數據進行移位重組，得到正確并行數據。

8.根據權利要求7所述的具備幀對齊功能的高速串并轉換電路，其特征是：所述幀對齊模塊(300)包括互相連接的數據偏移獲取模塊(301)和并行數據校準模塊(302)，工作流程如下，首先串行數據需要發送邊界清晰的測試循環碼，這些邊界清晰的串行數據經過采樣及串并轉換之后輸入到數據偏移獲取模塊(301)，該模塊將輸入的并行數據與發送的正確循環碼進行比對，得到串行數據偏移了幾個采樣周期的信息，并將該信息傳輸到后級的并行數據校準模塊(302)，并行數據校準模塊(302)會根據偏移值對并行數據進行移位重組，經過這個校準過程，完成了幀對齊的工作；得到正確數據之后，結束測試循環碼的發送，開始發送正常通信數據。