[發(fā)明專利]電子產(chǎn)品封裝的電、熱及力學(xué)特性的協(xié)同環(huán)境

在審

• 申請?zhí)枺?/td>: 201710499616.1
• 申請日: 2017-06-27
• 公開（公告）號: CN109145332A
• 公開（公告）日: 2019-01-04
• 發(fā)明（設(shè)計）人: 李高林
• 申請（專利權(quán)）人: 上海卓弘微系統(tǒng)科技有限公司
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 暫無信息
• 代理人: 暫無信息

本發(fā)明公開了一種新型的包含考慮電子產(chǎn)品封裝的電、熱及力學(xué)特性的協(xié)同環(huán)境。其特征在于在集總的設(shè)計平臺上提供了對電子產(chǎn)品封裝的電、熱、力學(xué)特性的全面、準(zhǔn)確以及可重構(gòu)的設(shè)計參數(shù)和性能、功能預(yù)測。通過協(xié)同考慮封裝、熱及力學(xué)特性對產(chǎn)品性能的作用，在產(chǎn)品的設(shè)計階段，可以根據(jù)設(shè)計成本、實現(xiàn)的復(fù)雜度等方面考慮從產(chǎn)品核心設(shè)計優(yōu)化、封裝優(yōu)化、熱優(yōu)化、及力學(xué)設(shè)計優(yōu)化來優(yōu)化產(chǎn)品性能。這樣一方面保證產(chǎn)品性能的低成本的實現(xiàn)，另外提供了多個設(shè)計的自由度，降低了實現(xiàn)性能的復(fù)雜度，最重要的是在產(chǎn)品設(shè)計階段能準(zhǔn)確評估產(chǎn)品性能的預(yù)期，減少了設(shè)計迭代。

技術(shù)領(lǐng)域

本發(fā)明涉及用于電子電路的封裝設(shè)計、電子電路設(shè)計自動化、以及電子電路計算機輔助設(shè)計領(lǐng)域。

背景技術(shù)

隨著電子技術(shù)和集成電路技術(shù)的不斷進步，數(shù)字系統(tǒng)的時鐘速率越來越高，信號邊緣速率越來越快，從電氣性能角度看，高速信號間的互聯(lián)不再是暢通和透明的，高速PCB的導(dǎo)線互聯(lián)和板層特性對系統(tǒng)的影響已不能被簡單忽略。封裝互連中有金線，基板的金屬線，過孔和轉(zhuǎn)角，樁線，焊球等，在低頻信號中，往往將它們視為簡單的傳輸線。系統(tǒng)工作頻率很高時，將器件互連的導(dǎo)線不應(yīng)再看做一根簡單的對信號透明的導(dǎo)線，而是一個有時延和瞬間阻抗分布寄生元件，它會產(chǎn)生延時，引起信號波形失真、干擾等。裝寄生效應(yīng)對高頻器件性能的影響越來越明顯，為了在高頻器件設(shè)計中充分考慮寄生參數(shù)的影響，需對封裝的寄生效應(yīng)進行模擬，以便保持高頻電路封裝后信號完整性及電源完整性。具體做法是提取出三維封裝結(jié)構(gòu)的RLC參數(shù)和高頻下的S參數(shù)，分析管殼在封裝前后、不同頻率、不同封裝環(huán)境下寄生參數(shù)的變化情況，將仿真結(jié)果與實驗結(jié)果進行對比，為設(shè)計人員設(shè)計產(chǎn)品提供依據(jù)。如何處理由高速信號連線引起的反射、串?dāng)_、開關(guān)噪聲等信號完整性問題，確保信號傳輸?shù)馁|(zhì)量，是一個設(shè)計能否成功的關(guān)鍵。一個好的信號完整性設(shè)計需要貫穿于整個設(shè)計的各個階段，可以在設(shè)計階段最大化解決潛在的信號完整性問題，在高速系統(tǒng)設(shè)計具有指導(dǎo)意義。為了提高電子系統(tǒng)的性能，降低系統(tǒng)價格，增加系統(tǒng)的可靠性，需要將芯片封裝在一個盡可能小的空間，而芯片功率不斷增加，導(dǎo)致發(fā)熱量越來越大，使得熱學(xué)設(shè)計不得不面臨既要維持高的熱產(chǎn)生率又要保持相對低的器件溫度這樣一個矛盾中。而熱分析是對一個具體設(shè)計方案的熱場行為進行分析和計算，獲取溫度場分布，再通過分析溫度分布場中極值點的情況，反饋到布局布線和熱設(shè)計過程中，提供具體的改進方案，形成一種設(shè)計、分析、再設(shè)計、再分析的設(shè)計流程。由于引線框架在封裝結(jié)構(gòu)中的主要功能是為芯片提供機械支撐載體，并作為導(dǎo)電介質(zhì)連接IC外部電路，傳送電信號，以及與封裝材料一起向外散發(fā)芯片工作時產(chǎn)生的熱量的作用，因此對引線框架選用材料的熱傳導(dǎo)率、強度、硬度有著特殊的要求，以增強可靠性和散熱性能。

發(fā)明內(nèi)容

本發(fā)明公開了一種新型的包含考慮電子產(chǎn)品封裝的電、熱及力學(xué)特性的協(xié)同環(huán)境。與傳統(tǒng)的電子產(chǎn)品設(shè)計，封裝方法和流程相比，極大地降低了設(shè)計、測試經(jīng)驗對保證成功率的設(shè)計的影響。其特征在于在集總的設(shè)計平臺上提供了對電子產(chǎn)品封裝的電、熱、力學(xué)特性的全面、準(zhǔn)確以及可重構(gòu)的設(shè)計參數(shù)和性能、功能預(yù)測。通過協(xié)同考慮封裝、熱及力學(xué)特性對產(chǎn)品性能的作用，在產(chǎn)品的設(shè)計階段，可以根據(jù)設(shè)計成本、實現(xiàn)的復(fù)雜度等方面考慮從產(chǎn)品核心設(shè)計優(yōu)化、封裝優(yōu)化、熱優(yōu)化、及力學(xué)設(shè)計優(yōu)化來優(yōu)化產(chǎn)品性能。這樣一方面保證產(chǎn)品性能的低成本的實現(xiàn)，另外提供了多個設(shè)計的自由度，降低了實現(xiàn)性能的復(fù)雜度，最重要的是在產(chǎn)品設(shè)計階段能準(zhǔn)確評估產(chǎn)品性能的預(yù)期，減少了設(shè)計迭代。

本發(fā)明提供了一種電子產(chǎn)品封裝電學(xué)、熱學(xué)及力學(xué)的仿真環(huán)境，包括：

對封裝物理設(shè)計的電學(xué)參數(shù)提取模塊，封裝的物理設(shè)計優(yōu)化的設(shè)計環(huán)境；

對封裝物理設(shè)計的熱學(xué)參數(shù)提取模塊，自動生成該熱學(xué)參數(shù)下對應(yīng)的電學(xué)模型，以及進行熱學(xué)優(yōu)化的設(shè)計環(huán)境。

對封裝物理設(shè)計的力學(xué)參數(shù)提取模塊，自動生成該力學(xué)參數(shù)下對應(yīng)的電學(xué)模型，以及進行熱學(xué)優(yōu)化的設(shè)計環(huán)境。

對封裝的電、熱、力學(xué)提取模型以及產(chǎn)品的核心設(shè)計進行混合仿真的綜合仿真及驗證環(huán)境。

附圖說明