[發明專利]半導體裝置

有效

• 申請號: 201710490908.9
• 申請日: 2017-06-23
• 公開（公告）號: CN107546180B
• 公開（公告）日: 2020-04-10
• 發明（設計）人: 岡誠次;吉田博;石橋秀俊;井本裕兒;村田大輔;中原賢太
• 申請（專利權）人: 三菱電機株式會社
• 主分類號: H01L23/02
• 分類號: H01L23/02;H01L23/10
• 代理公司: 北京天昊聯合知識產權代理有限公司 11112
• 代理人: 何立波;張天舒

技術領域

本發明涉及例如用于大電流的控制的半導體裝置。

背景技術

存在例如搭載有IGBT(Insulated Gate Bipolar Transistor)等，用于大電流的控制的半導體裝置。這樣的半導體裝置的內部配線如果使用鋁線等配線材料，則不能充分確保功率循環等的接合可靠性。

在專利文獻1中公開了下述方法，即，為了提高接合可靠性，將元件焊接于基板，將引線端子直接焊接于該元件。該引線端子是延伸至裝置外部的外部電極。

專利文獻1：日本特開2015-162649號公報

露出于半導體裝置外部的電極即外部電極，大多是利用模具等對1片金屬板進行沖裁而形成的。將外部電極焊接于半導體芯片的情況與使某種部件存在于外部電極和半導體芯片之間的情況相比，能夠降低從半導體芯片經由外部電極而到達至外部的電流路徑的電阻。

然而，如果將外部電極焊接于半導體芯片，則會產生各種各樣的問題。例如，與半導體芯片接合的多個外部電極構成2維的配線，因此配線的自由度低，半導體裝置的外形尺寸變大。另外，在同時將半導體芯片與多個外部電極焊接的情況下，難以將多個外部電極的高度保持恒定。并且，不易于將為了確保一定程度的強度而形成得較厚的外部電極高精度地焊接在半導體芯片的信號焊盤等面積狹小部位。

發明內容

本發明就是為了解決上述課題而提出的，其目的在于提供一種半導體裝置，該半導體裝置能夠防止由于將外部電極焊接于半導體芯片而產生的問題，并減小電流路徑的電阻。

本發明涉及的半導體裝置，其特征在于，具備：基板；多個半導體芯片，它們固定在該基板；絕緣板，其形成有貫通孔；第1下部導體，其是1個導體，具有形成在該絕緣板的下表面的與該多個半導體芯片的任意者電連接的下部主體、以及在俯視觀察時延伸至該絕緣板之外的下部凸出部；第2下部導體，其形成在該絕緣板的下表面，與該多個半導體芯片的任意者電連接；上部導體，其是1個導體，具有形成在該絕緣板的上表面的上部主體、以及在俯視觀察時延伸至該絕緣板之外的上部凸出部；連接部，其設置于該貫通孔，連接該上部主體和該第2下部導體；以及樹脂，其覆蓋該半導體芯片和該絕緣板，該下部凸出部和該上部凸出部延伸至該樹脂之外。

本發明的其他特征在下面加以明確。

發明的效果

根據本發明，通過使用將電路圖案和外部電極一體化的中繼基板，從而能夠防止由于將外部電極焊接至半導體芯片而產生的問題，并減小電流路徑的電阻。

附圖說明

圖1是實施方式1涉及的半導體裝置的剖視圖。

圖2是中繼基板的俯視圖。

圖3是中繼基板的仰視圖。

圖4是貫通孔的附近的剖視圖。

圖5是貫通孔的附近的俯視圖。

圖6是貫通孔的附近的剖視圖。

圖7是表示P相圖案和N相圖案的圖。

圖8是半導體裝置的電路圖。

圖9是實施方式2涉及的半導體裝置的局部剖視圖。

圖10是表示柵極引出部的圖。

圖11是表示變形例涉及的柵極引出部的圖。

圖12是實施方式3涉及的半導體裝置的局部剖視圖。

標號的說明

15基板，18半導體芯片，20中繼基板，20A絕緣板，20B上部導體，20C第1下部導體，20D第2下部導體，20a下部主體，20b下部凸出部，20c上部主體，20d上部凸出部，40樹脂

具體實施方式

參照附圖，對本發明的實施方式涉及的半導體裝置進行說明。對相同或對應的結構要素標注相同的標號，有時省略重復的說明。

實施方式1.

圖1是本發明的實施方式1涉及的半導體裝置的剖視圖。該半導體裝置具備基板15。基板15具備由金屬形成的基座板10、設置在基座板10之上的絕緣層12、以及形成在絕緣層12的表面的電路圖案14。絕緣層12例如既可以由無機陶瓷材料形成，也可以由將陶瓷粉末分散于環氧樹脂等熱硬化性樹脂之中而得到的材料形成。基板15與半導體芯片18通過焊料16而進行固定。半導體芯片18的背面焊接于電路圖案14。設置有多個半導體芯片18。

半導體芯片18并不特別限定，例如是IGBT等晶體管芯片和二極管芯片。晶體管芯片例如在下表面具有集電極，在上表面具有發射極和柵極。在通過半導體裝置構成3相逆變器電路的情況下，設置6個晶體管芯片和與它們逆接的6個二極管。