[發(fā)明專利]級以及使用級的有機(jī)發(fā)光顯示設(shè)備

在審

• 申請?zhí)枺?/td>: 201710462861.5
• 申請日: 2017-06-19
• 公開（公告）號: CN107527589A
• 公開（公告）日: 2017-12-29
• 發(fā)明（設(shè)計）人: 李承珪;車承智;賈智鉉;權(quán)泰勛;李敏九;鄭鎮(zhèn)泰
• 申請（專利權(quán)）人: 三星顯示有限公司
• 主分類號: G09G3/3208
• 分類號: G09G3/3208
• 代理公司: 北京德琦知識產(chǎn)權(quán)代理有限公司11018
• 代理人: 郭艷芳,康泉

1.一種級，包括：

輸出端，基于第一節(jié)點(diǎn)和第二節(jié)點(diǎn)的電壓將第一電源或第二電源的電壓供應(yīng)給輸出端子；

輸入端，基于被供應(yīng)給第一輸入端子和第二輸入端子的信號來控制第三節(jié)點(diǎn)和第四節(jié)點(diǎn)的電壓；

第一信號處理器，基于所述第二節(jié)點(diǎn)的電壓來控制所述第一節(jié)點(diǎn)的電壓；

連接至第五節(jié)點(diǎn)的第二信號處理器，基于被供應(yīng)給第三輸入端子的信號來控制所述第一節(jié)點(diǎn)的電壓；

第三信號處理器，基于所述第三節(jié)點(diǎn)的電壓和被供應(yīng)給所述第三輸入端子的信號來控制所述第四節(jié)點(diǎn)的電壓；以及

連接在所述第二信號處理器與所述輸入端之間的第一穩(wěn)定器，用于控制所述第三節(jié)點(diǎn)和所述第四節(jié)點(diǎn)的壓降寬度。

2.根據(jù)權(quán)利要求1所述的級，其中：

所述第一電源具有柵極截止電壓，并且

所述第二電源具有柵極導(dǎo)通電壓。

3.根據(jù)權(quán)利要求1所述的級，其中所述第一輸入端子接收起始脈沖或前一級的輸出信號。

4.根據(jù)權(quán)利要求3所述的級，其中被供應(yīng)給所述第一輸入端子的所述起始脈沖或所述前一級的輸出信號與被供應(yīng)給所述第二輸入端子的時鐘信號至少重疊一次。

5.根據(jù)權(quán)利要求1所述的級，其中：

所述第二輸入端子接收第一時鐘信號，并且

所述第三輸入端子接收第二時鐘信號。

6.根據(jù)權(quán)利要求5所述的級，其中：

所述第一時鐘信號和所述第二時鐘信號具有相同的周期，并且

所述第二時鐘信號從所述第一時鐘信號移位半個周期。

7.根據(jù)權(quán)利要求1所述的級，其中所述第一穩(wěn)定器包括：

第一晶體管，連接在所述第三節(jié)點(diǎn)與所述第五節(jié)點(diǎn)之間，并且具有連接至所述第二電源的柵電極；以及

第二晶體管，連接在所述第二節(jié)點(diǎn)與所述第四節(jié)點(diǎn)之間，并且具有連接至所述第二電源的柵電極。

8.根據(jù)權(quán)利要求1所述的級，其中所述輸入端包括：

第七晶體管，連接在所述第一輸入端子與所述第四節(jié)點(diǎn)之間，并且具有連接至所述第二輸入端子的柵電極；

第八晶體管，連接在所述第三節(jié)點(diǎn)與所述第二輸入端子之間，并且具有連接至所述第四節(jié)點(diǎn)的柵電極；以及

第九晶體管，連接在所述第三節(jié)點(diǎn)與所述第二電源之間，并且具有連接至所述第二輸入端子的柵電極。

9.根據(jù)權(quán)利要求1所述的級，其中所述輸出端包括：

第十晶體管，連接在所述第一電源與所述輸出端子之間，并且具有連接至所述第一節(jié)點(diǎn)的柵電極；以及

第十一晶體管，連接在所述第二電源與所述輸出端子之間，并且具有連接至所述第二節(jié)點(diǎn)的柵電極。

10.根據(jù)權(quán)利要求1所述的級，其中所述第一信號處理器包括：

第十二晶體管，連接在所述第一電源與所述第一節(jié)點(diǎn)之間，并且具有連接至所述第二節(jié)點(diǎn)的柵電極；以及

第三電容器，連接在所述第一電源與所述第一節(jié)點(diǎn)之間。

11.根據(jù)權(quán)利要求1所述的級，其中所述第二信號處理器包括：

第一電容器，連接在所述第二節(jié)點(diǎn)與所述第三輸入端子之間；

第二電容器，具有連接至所述第五節(jié)點(diǎn)的第一端子；

第五晶體管，連接在所述第二電容器的第二端子與所述第一節(jié)點(diǎn)之間，并且具有連接至所述第三輸入端子的柵電極；以及

第六晶體管，連接在所述第二電容器的所述第二端子與所述第三輸入端子之間，并且具有連接至所述第五節(jié)點(diǎn)的柵電極。

12.根據(jù)權(quán)利要求1所述的級，其中：

所述第三信號處理器包括串聯(lián)連接在所述第一電源與所述第四節(jié)點(diǎn)之間的第十三晶體管和第十四晶體管，

所述第十三晶體管的柵電極連接至所述第三節(jié)點(diǎn)，并且

所述第十四晶體管的柵電極連接至所述第三輸入端子。

13.根據(jù)權(quán)利要求1所述的級，進(jìn)一步包括：

第二穩(wěn)定器，連接至所述第一電源、所述第一節(jié)點(diǎn)和所述第三輸入端子，所述第二穩(wěn)定器用于在所述第一電源的電壓被輸出到所述輸出端子的時段中均勻地維持所述第二節(jié)點(diǎn)的電壓。