[發明專利]多核處理器訪存數據檢測驗證系統及方法

有效

• 申請號: 201710433588.3
• 申請日: 2017-06-09
• 公開（公告）號: CN109032879B
• 公開（公告）日: 2021-08-20
• 發明（設計）人: 王正算;荊剛;潘步堃;余紅斌
• 申請（專利權）人: 展訊通信（上海）有限公司
• 主分類號: G06F11/26
• 分類號: G06F11/26;G06F11/263;G06F11/22;G06F11/07
• 代理公司: 北京蘭亭信通知識產權代理有限公司 11667
• 代理人: 趙永剛

本發明提供一種多核處理器訪存數據檢測驗證系統及方法。所述系統包括訪存指令執行模擬器、存儲器仿真模型、流水線監控器、指令訪問存儲器監控器、訪存指令緩存器、模式選擇器和比較器，所述訪存指令執行模擬器，用于采集被發送到待驗證設計中的訪存指令，對所述訪存指令進行模擬，發出對所述存儲器仿真模型的讀寫請求，接收所述存儲器仿真模型反饋的仿真結果，當所述流水線監控器監控到待驗證設計中訪存指令執行完成時，將所述仿真結果發送至比較器；所述比較器，用于對待驗證設計的執行結果和所述訪存指令執行模擬器發送的仿真結果進行比較。本發明能夠實現多核處理器訪存數據檢測驗證的準確檢測和錯誤定位，提高驗證效率。

技術領域

本發明涉及CPU設計技術領域，尤其涉及一種多核處理器訪存數據檢測驗證系統及方法。

背景技術

訪存單元的驗證工作在CPU(Central Processing Unit，中央處理器)設計中非常關鍵并貫穿于整個設計過程中。訪存單元實現的功能越多，電路的集成復雜度就越高，驗證工作的復雜度和工作量也就越大。

對于單核處理器的訪問存儲模型，對內存單元的讀操作就是讀取最近一次對內存單元寫操作所寫入的值，因此寫操作的值唯一確定了此后對同一單元讀操作的結果。目前對單核處理器進行驗證的仿真方法，通常采用驗證向量在參考模型中得出的執行結果，與實際RTL(Register Transfer Level，寄存器傳輸級)的執行結果進行比較，從而判斷出對錯。由于單核處理器環境下的串行程序每次運行的結果具有唯一確定性，因此單核處理的驗證相對簡單順利。

隨著工藝和應用的不斷發展，多核處理器結構越來越適應當前對高性能處理器的發展需求。多核對單核Cache(高速緩存)、處理速度、帶寬等存儲資源的競爭使得對訪存單元的要求也就越來越高。對于多核處理器共享存儲系統來說，多核處理器核可以對同一存儲單元同時進行讀寫操作，這就意味著多核處理器共享存儲訪存事件發生順序及其結果可以不唯一，這就使得對多核處理器共享存儲系統的設計和驗證工作都會非常復雜。訪存單元執行的正確性由存儲一致性模型確定，存儲一致性模型作為多核處理器的硬件與軟件、操作系統與應用程序的接口，詳細規定了共享存儲系統中訪存事件之間的順序要求，保證系統的正確性。

學術界對多個處理器的訪存驗證做了大量的研究，但也只能說明多核處理器存儲一致性設計符合存儲一致性模型，而符合存儲一致性模型情況下的多核處理器訪存次序及結果仍可以不唯一，當訪存指令與并行程序中更多復雜指令隨機組合在一起時，這種訪存結果的不唯一性會使得多核處理器執行隨機仿真驗證時指令執行結果的正確性很難判斷。目前驗證多核處理器常用的方法是采用隨機驗證方法對多核處理器系統進行訪存一致性驗證。隨機驗證方法是將用戶約束和指令庫相結合，通過隨機生成引擎生成驗證向量，生成的驗證向量被分別送入指令級模擬器和待驗證設計仿真環境中執行，并對執行結果進行比較，比較結果不一致時可以檢測出處理器設計中的錯誤。對于多核處理器來說，當并行程序中訪存指令與其它復雜指令隨機組合在一起，訪存結果的不唯一性會使得隨機驗證時結果比較環節很難完成，導致很難直接使用傳統隨機驗證技術進行多核處理器仿真驗證。目前驗證多核處理器常用模式是：首先運用傳統隨機驗證技術對多核處理器中每個處理器核進行驗證，再針對連接各個處理器核的片上網絡進行仿真驗證，最后對多核處理器系統進行存儲一致性驗證。

上述多核處理器驗證模式常常會出現設計錯誤逃逸現象，特別是當多核處理器存儲一致性設計正確，多核交叉訪存與其它指令混合執行會發生錯誤時，多核處理器驗證常常無法準確檢測和定位錯誤。

在實現本發明的過程中，發明人發現現有技術中至少存在如下技術問題：

當前多核處理器仿真驗證中，訪存結果的不唯一性會使得隨機驗證時結果比較環節很難完成，無法準確檢測和定位錯誤，驗證效率不高。

發明內容

本發明提供的多核處理器訪存數據檢測驗證系統及方法，能夠實現多核處理器訪存數據檢測驗證的準確檢測和錯誤定位，提高驗證效率。