[發明專利]并行FLASH訪問系統和方法

有效

• 申請號: 201710428615.8
• 申請日: 2017-06-08
• 公開（公告）號: CN107273316B
• 公開（公告）日: 2019-11-26
• 發明（設計）人: 王茂松
• 申請（專利權）人: 邁普通信技術股份有限公司
• 主分類號: G06F13/16
• 分類號: G06F13/16;G06F9/4401
• 代理公司: 11274 北京中博世達專利商標代理有限公司
• 代理人: 申健<國際申請>=<國際公布>=<進入國

本申請公開了一種并行FLASH訪問系統和方法，涉及數據通信領域，用于實現對并行FLASH采用不同位寬總線來訪問和數據存儲。并行FLASH訪問系統，包括：處理器單元、可編程邏輯單元和并行FLASH存儲單元；其中，在所述處理器單元與所述可編程邏輯單元之間通過本地總線相連，在所述可編程邏輯單元與所述并行FLASH存儲單元之間通過受控訪問總線相連。本申請實施例應用于并行FLASH訪問和數據存儲。

技術領域

本申請涉及數據通信領域，尤其涉及一種并行閃存(FLASH)訪問系統和方法。

背景技術

在數據通信領域，特別是使用嵌入式通信處理器的設備中，運行在系統中的軟件一般包括啟動(BOOT)程序和操作系統及應用程序。其中，BOOT程序一般通過編程器燒寫到FLASH芯片中，供處理器啟動時使用。操作系統及應用程序則在處理器啟動后，通過網口下載并寫入FLASH芯片中，供設備下次啟動時，處理器直接讀取FLASH中的程序并運行。

嵌入式通信設備常用并行FLASH作為BOOT程序和操作系統及應用程序存儲的主要器件。為節約成本，BOOT程序和操作系統及應用程序一般存儲在同一片并行FLASH中。

BOOT程序一般容量較小，比如2兆字節以下，可選擇8位或16位寬度總線來訪問。其基本可接受8位寬度的訪問時間，能夠在較短時間內通過編程器完成燒寫，也能較快地完成BOOT程序訪問加載。因此，BOOT程序可以統一采用8位寬度總線來訪問。操作系統及應用程序根據實現的功能不同，最終的程序文件有大有小。一般來說，低端產品的功能相對簡單，文件小些；中高端產品的功能相對復雜，文件大些，一般為BOOT程序的數十倍大。因此，中高端產品的操作系統及應用程序適宜采用16位寬度總線來訪問。由于BOOT程序和操作系統及應用程序支持的寬度總線不同，使得對并行FLASH訪問不統一，會增加管理復雜程度并降低訪問速度。

發明內容

本申請的實施例提供一種并行FLASH訪問系統和方法，用于實現對并行FLASH采用不同位寬總線來訪問和數據存儲。

為達到上述目的，本申請的實施例采用如下技術方案：

第一方面，提供了一種并行閃存FLASH訪問系統，包括：處理器單元、可編程邏輯單元和并行FLASH存儲單元；其中，在所述處理器單元與所述可編程邏輯單元之間通過本地總線相連，在所述可編程邏輯單元與所述并行FLASH存儲單元之間通過受控訪問總線相連，所述受控訪問總線包括字節配置總線；

在總線訪問的地址周期，所述處理器單元通過所述本地總線向所述可編程邏輯單元發送讀/寫訪問地址；

所述并行FLASH存儲單元劃分兩個或以上的存儲空間，啟動BOOT程序空間按照第一位寬進行存儲和訪問；操作系統及應用程序空間按照第二位寬進行存儲和訪問；當所述讀/寫訪問地址位于啟動BOOT程序的存儲空間時，所述可編程邏輯單元根據所述讀/寫訪問地址通過所述字節配置總線將所述并行FLASH存儲單元的總線模式配置為第一位寬，對BOOT程序空間以所述第一位寬進行訪問；當所述讀/寫訪問地址位于操作系統及應用程序的存儲空間時，所述可編程邏輯單元根據所述讀/寫訪問地址通過所述字節配置總線將所述并行FLASH存儲單元的總線模式配置為第二位寬，對操作系統及應用程序空間以所述第二位寬進行訪問；

所述可編程邏輯單元將所述并行FLASH存儲單元的讀/寫地址鎖存為所述讀/寫訪問地址；

在總線訪問的數據周期，所述處理器單元根據所述讀/寫訪問地址按照所述總線模式對所述并行FLASH存儲單元進行讀/寫操作。

第二方面，提供了一種并行閃存FLASH訪問方法，包括：

在總線訪問的地址周期，處理器單元通過本地總線向可編程邏輯單元發送讀/寫訪問地址；