[發(fā)明專利]一種串行總線橋接方法及串行總線系統(tǒng)

有效

• 申請(qǐng)?zhí)枺?/td>: 201710404362.0
• 申請(qǐng)日: 2017-06-01
• 公開(kāi)（公告）號(hào): CN107301138B
• 公開(kāi)（公告）日: 2019-05-17
• 發(fā)明（設(shè)計(jì)）人: 李小軍;孟慶曉;秦金昆
• 申請(qǐng)（專利權(quán)）人: 深圳震有科技股份有限公司
• 主分類號(hào): G06F13/24
• 分類號(hào): G06F13/24;G06F13/38
• 代理公司: 深圳市君勝知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 44268
• 代理人: 王永文;唐敏

1.一種串行總線橋接方法，應(yīng)用于一可編程邏輯器件CPLD，其特征在于，其包括如下步驟：

A、當(dāng)主控器訪問(wèn)串行外設(shè)接口主機(jī)設(shè)備時(shí)，所述CPLD檢測(cè)串行外設(shè)接口主機(jī)設(shè)備的CS和CLK信號(hào)；

B、待檢測(cè)到所述CS信號(hào)有效時(shí)，CPLD向主控器發(fā)送IRQ中斷信號(hào)，以驅(qū)動(dòng)所述主控器將待發(fā)送數(shù)據(jù)寫(xiě)入發(fā)送寄存器；

C、在每次檢測(cè)到上升沿時(shí)，將待發(fā)送數(shù)據(jù)逐一發(fā)送至串行外設(shè)接口主機(jī)設(shè)備；

所述在每次檢測(cè)到上升沿時(shí)，將待發(fā)送數(shù)據(jù)逐一發(fā)送至串行外設(shè)接口主機(jī)設(shè)備具體包括：

C1、檢測(cè)CLK信號(hào)的上升沿；

C2、當(dāng)?shù)谝淮螜z測(cè)到CLK信號(hào)的上升沿時(shí)，將發(fā)送寄存器中的待發(fā)送數(shù)據(jù)按照MSB先發(fā)的方式發(fā)送一個(gè)bit；

C3、當(dāng)?shù)诙螜z測(cè)到CLK信號(hào)的上升沿時(shí)，將發(fā)送寄存器中的待發(fā)送數(shù)據(jù)按照MSB先發(fā)的方式發(fā)送一個(gè)bit，以此類推直至發(fā)送寄存器中的待發(fā)送數(shù)據(jù)發(fā)送完畢；

D、當(dāng)待發(fā)送數(shù)據(jù)發(fā)送完畢后，向主控器發(fā)送IRQ中斷信號(hào)，以驅(qū)動(dòng)所述主控器將下一個(gè)待發(fā)送數(shù)據(jù)寫(xiě)入發(fā)送寄存器，并重復(fù)上述步驟C和步驟D直至檢測(cè)到所述CS信號(hào)為無(wú)效。

2.根據(jù)權(quán)利要求1所述串行總線橋接方法，其特征在于，所述待檢測(cè)到所述CS信號(hào)有效時(shí)具體為：待檢測(cè)到所述CS信號(hào)的電平為低電平。

3.根據(jù)權(quán)利要求1所述串行總線橋接方法，其特征在于，所述步驟C、所述在每次檢測(cè)到上升沿時(shí)，將待發(fā)送數(shù)據(jù)逐一發(fā)送至串行外設(shè)接口主機(jī)設(shè)備之后還包括：

D01、CPLD讀取串行外設(shè)接口主機(jī)設(shè)備的MOSI的電平信號(hào)；

D02、在每次檢測(cè)到下降沿時(shí)，接收串行外設(shè)接口發(fā)送的數(shù)據(jù)，并將接收到的數(shù)據(jù)保存至接收寄存器。

4.根據(jù)權(quán)利要求3所述串行總線橋接方法，其特征在于，所述D具體包括：

D1、當(dāng)待發(fā)送數(shù)據(jù)發(fā)送完畢后，CPLD向主控器發(fā)送IRQ中斷信號(hào)；

D2、驅(qū)動(dòng)所述主控器將下一個(gè)待發(fā)送數(shù)據(jù)寫(xiě)入發(fā)送寄存器，并將寫(xiě)入寄存器內(nèi)接收到的數(shù)據(jù)拷貝至內(nèi)存中；

D3、重復(fù)上述步驟C-步驟D2直至檢測(cè)到所述CS信號(hào)為無(wú)效。

5.根據(jù)權(quán)利要求1或4所述串行總線橋接方法，其特征在于，所述檢測(cè)到所述CS信號(hào)為無(wú)效之后還包括：

向主控器發(fā)送傳輸完成的中斷IRQ信號(hào)，驅(qū)動(dòng)所述主控器接收傳輸，并停止對(duì)發(fā)送寄存器以及寫(xiě)入寄存器的操作。

6.根據(jù)權(quán)利要求3-4任一所述串行總線橋接方法，其特征在于，所述待發(fā)送數(shù)據(jù)的長(zhǎng)度為8個(gè)bit。

7.根據(jù)權(quán)利要求6所述串行總線橋接方法，其特征在于，所述接收到的數(shù)據(jù)的長(zhǎng)度為8個(gè)bit，并且所述待發(fā)送數(shù)據(jù)和/或接收到的數(shù)據(jù)攜帶協(xié)議信息以標(biāo)識(shí)有效數(shù)據(jù)。

8.一種串行總線系統(tǒng)，其包括主控器、一可編程邏輯器件CPLD以及至少串行外設(shè)接口主機(jī)設(shè)備，其特征在于，所述CPLD存儲(chǔ)多條指令，所述指令適于由處理器加載并執(zhí)行如權(quán)利要求1-6任一所述串行總線橋接方法。

9.根據(jù)權(quán)利要求8所述串行總線系統(tǒng)，其特征在于，所述主控器通過(guò)串行總線與所述CPLD相連接，且所述CPLD為所述主控器提供IRQ中斷信號(hào)，所述CPLD通過(guò)MOSI數(shù)據(jù)線、MISO數(shù)據(jù)線、CLK時(shí)鐘線以及CS片選線與所述串行外設(shè)接口主機(jī)設(shè)備相連接。