[發明專利]一種延時電路

有效

• 申請號: 201710389960.5
• 申請日: 2017-05-27
• 公開（公告）號: CN107241087B
• 公開（公告）日: 2023-06-02
• 發明（設計）人: 艾亮東;艾平平;馬曉武
• 申請（專利權）人: 上海吉锝芯微電子有限公司
• 主分類號: H03K17/284
• 分類號: H03K17/284;H03K17/687
• 代理公司: 無錫松禾知識產權代理事務所(普通合伙) 32316
• 代理人: 花修洋

1.一種延時電路，其特征在于：包括依次串聯在一起的第一電容充放開關電路、第一緩沖器、第二電容充放開關電路與第二緩沖器；

所述第一電容充放開關電路包括第一PMOS管、第一NMOS管、第三PMOS管、第三NMOS管、第一電流源電路、第二電流源電路以及第一電容；

所述第一PMOS管、第一NMOS管、第三PMOS管以及第三NMOS管四者的柵極短接并連接輸入信號端；所述第一PMOS管的漏極與第一NMOS管的源極短接并同時和所述第一緩沖器的輸入端A以及第一電容的一端連接，第一電容的另一端接地；所述第一PMOS管的源極、第三PMOS管的源極、以及第三NMOS管的源極三者均通過第一電流源電路接電源電壓，所述第一NMOS管的漏極、第三PMOS管的漏極、以及第三NMOS管的漏極三者均通過第二電流源電路接地；

所述第二電容充放開關電路包括第二PMOS管、第二NMOS管、第四PMOS管、第四NMOS管、第三電流源電路、第四電流源電路以及第二電容；

所述第二PMOS管、第二NMOS管、第四PMOS管以及第四NMOS管四者的柵極短接于所述第一緩沖器的輸出端B；所述第二PMOS管的漏極與第二NMOS管的源極短接并同時和所述第二緩沖器的輸入端C以及第二電容的一端連接，第二電容的另一端接地；所述第二PMOS管的源極、第四PMOS管的源極以及第四NMOS管的源極三者均通過第三電流源電路接電源電壓，所述第二NMOS管的漏極、第四PMOS管的漏極以及第四NMOS管的漏極三者均通過第四電流源電路接地；

所述第二緩沖器的輸出端作為整個延時電路的輸出端。

2.根據權利要求1所述的一種延時電路，其特征在于：所述第一電容充放開關電路與第二電容充放開關電路的充放電延時大于等于所述第一緩沖器與第二緩沖器的上升、下降延時的10倍。

3.根據權利要求1所述的一種延時電路，其特征在于：所述第一電容充放開關電路與第二電容充放開關電路的充放電延時大于等于所述第一緩沖器與第二緩沖器的上升、下降延時的100倍。