[發(fā)明專利]用于DDR SDRAM接口的DRAM輔助糾錯方法

有效

• 申請?zhí)枺?/td>: 201710376331.9
• 申請日: 2017-05-25
• 公開（公告）號: CN107766172B
• 公開（公告）日: 2022-06-28
• 發(fā)明（設計）人: 牛迪民;張牧天;鄭宏忠;金炫中;宋元亨;崔璋石
• 申請（專利權）人: 三星電子株式會社
• 主分類號: G06F11/10
• 分類號: G06F11/10
• 代理公司: 北京銘碩知識產權代理有限公司 11286
• 代理人: 劉燦強;董婷

提供了用于DDR SDRAM接口的DRAM輔助糾錯機制。一種使用雙倍數(shù)據(jù)速率(DDR)接口來糾正動態(tài)隨機存取存儲器模塊(DRAM)的存儲器錯誤的方法包括：使用存儲器控制器進行包括多個突發(fā)的存儲器事務，以將數(shù)據(jù)從DRAM的數(shù)據(jù)芯片發(fā)送到存儲器控制器；使用DRAM的ECC芯片檢測一個更或多個錯誤；使用DRAM的ECC芯片確定具有錯誤的突發(fā)的數(shù)量；確定具有錯誤的突發(fā)的數(shù)量是否大于閾值數(shù)量；確定錯誤的類型；基于確定的錯誤的類型來指引存儲器控制器，其中，DRAM包括每個存儲器通道單個ECC芯片。

本申請要求在美國專利商標局于2016年8月15日提交的美國臨時申請62/375,381和于2016年10月5日提交的美國非臨時申請15/286,460的優(yōu)先權和權益，這些美國申請的全部內容通過引用包含于此。

技術領域

根據(jù)本發(fā)明的實施例的一個或更多個方面涉及用于存儲器糾錯的方法和機制。

背景技術

雙倍數(shù)據(jù)速率同步動態(tài)隨機存取存儲器(DDR SDRAM)是計算機中使用的一種類型的存儲器集成電路(IC)。DDR SDRAM能夠通過使用電子數(shù)據(jù)和時鐘信號的時序控制來實現(xiàn)更快的傳輸速率，并且能夠在時鐘信號的上升沿和下降沿傳輸數(shù)據(jù)，從而與利用相同時鐘頻率的單倍數(shù)據(jù)速率(SDR)SDRAM接口相比，有效地加倍數(shù)據(jù)總線帶寬，并且實現(xiàn)幾乎兩倍的帶寬。

在數(shù)據(jù)存儲期間，不同代的DRAM能夠使用糾錯碼(ECC)存儲器來檢測并有時糾正常見類型的數(shù)據(jù)損壞。ECC存儲器通過使用奇偶校驗而不受單比特錯誤的影響。在DRAM系統(tǒng)中，奇偶校驗通過以下操作來完成：存儲表示存儲在存儲器(例如，存儲在奇偶校驗裝置中，或者存儲在DRAM模塊的ECC芯片中)的數(shù)據(jù)(例如，一個字節(jié)的數(shù)據(jù))的奇偶校驗(奇數(shù)或偶數(shù))的冗余奇偶校驗位，獨立地計算奇偶校驗，并且將存儲的奇偶校驗與計算的奇偶校驗進行比較來檢測是否發(fā)生了數(shù)據(jù)錯誤/存儲器錯誤。

因此，為了確保可對應于數(shù)據(jù)字或數(shù)據(jù)符號的從DRAM模塊(例如，雙列直插式存儲器模塊(DIMM))恢復的數(shù)據(jù)與寫入DRAM模塊的數(shù)據(jù)相同，ECC可以糾正當數(shù)據(jù)的一個或更多個位被翻轉到錯誤狀態(tài)時出現(xiàn)的錯誤。

也就是說，通過使用ECC冗余，ECC芯片能夠進行單糾錯雙檢錯(SEC-DED)，這意味著ECC芯片能夠檢測在單個突發(fā)中出現(xiàn)的兩個錯誤的存在，并且在孤立地發(fā)生時也能夠糾正單個錯誤比特。也就是說，如果一個數(shù)據(jù)芯片被損壞或丟失，則通過使用剩余的數(shù)據(jù)芯片的數(shù)據(jù)和ECC芯片的ECC數(shù)據(jù)，可以重構損壞或丟失的數(shù)據(jù)芯片的數(shù)據(jù)。

另外，DRAM系統(tǒng)可以具有用于擦除或禁用非功能數(shù)據(jù)芯片的芯片刪除(chipkill)機制。用于DDR4的各種芯片刪除機制的每個存儲器通道使用兩個或更多個ECC裝置/芯片來檢測、定位和擦除非功能芯片。

例如，正常DDR4具有8n的預取長度、突發(fā)長度8(即，每個存儲器事務8個突發(fā))以及64位的存儲器通道寬度，其中，n是相應系統(tǒng)架構中使用的數(shù)據(jù)的接口寬度的位數(shù)(例如，如果接口寬度為4位，則相應DDR4系統(tǒng)的預取長度為32位)。因此，DDR4將針對每個存儲器事務發(fā)送512位。

為了繼續(xù)增加DDR接口帶寬，新的DDR接口可以增加預取長度。這種新的DDR接口可以具有16n的預取長度，這是當前DDR4接口的預取長度的兩倍。因此，新的DDR接口針對每個存儲器事務傳輸兩倍通過DDR4系統(tǒng)傳輸?shù)臄?shù)據(jù)量。這種新的DDR接口也可以具有突發(fā)長度16(即，在每個單獨的存儲器事務中16個數(shù)據(jù)突發(fā))以及每個存儲器通道32位的存儲器通道寬度，并且因此也將每個存儲器事務每個存儲器通道傳輸512位。然而，這種DDR接口具有每個DIMM兩個存儲器通道，每個DIMM是在包括用于實現(xiàn)與計算機主板的連接的多個芯片引腳的電路板上具有多個DRAM芯片的模塊。DDR DIMM的兩個存儲器通道有效地彼此獨立地工作。