[發(fā)明專利]一種基于SoC支持多個(gè)I2C接口標(biāo)準(zhǔn)組設(shè)備的裝置

在審

• 申請(qǐng)?zhí)枺?/td>: 201710372097.2
• 申請(qǐng)日: 2017-05-24
• 公開（公告）號(hào): CN106951377A
• 公開（公告）日: 2017-07-14
• 發(fā)明（設(shè)計(jì)）人: 張宏澤
• 申請(qǐng)（專利權(quán)）人: 南京典格通信科技有限公司
• 主分類號(hào): G06F13/10
• 分類號(hào): G06F13/10;G06F13/40;G06F13/42
• 代理公司: 南京知識(shí)律師事務(wù)所32207
• 代理人: 張?zhí)K沛

技術(shù)領(lǐng)域

本發(fā)明涉及集成電路控制領(lǐng)域，尤其涉及一種基于SoC支持多個(gè)I2C接口標(biāo)準(zhǔn)組設(shè)備的裝置與方法。

背景技術(shù)

全可編程SoC(System-on-a-Chip)集成了ARM處理器(Advanced RISC Machines，PS,Processing System)的軟件可編程性與現(xiàn)場(chǎng)可編程門陣列(PL,Programmable Logic)的硬件可編程性。全可編程SoC內(nèi)部PS處理器和PL現(xiàn)場(chǎng)可編程門陣列之間通信方式有AXI(Advanced extensible Interface)和EMIO(Extendable multiplexed I/O)。

AXI(Advanced extensible Interface)是一種總線協(xié)議，該協(xié)議是ARM公司提出的AMBA(Advanced Microcontroller Bus Architecture)3.0協(xié)議中最重要的部分，是一種面向高性能、高帶寬、低延遲的片內(nèi)總線。它的地址/控制和數(shù)據(jù)相位是分離的，支持不對(duì)齊的數(shù)據(jù)傳輸，同時(shí)在突發(fā)傳輸中，只需要首地址，同時(shí)分離的讀寫數(shù)據(jù)通道、并支持Outstanding傳輸訪問和亂序訪問，并更加容易進(jìn)行時(shí)序收斂。AXI是AMBA中一個(gè)新的高性能協(xié)議。AXI技術(shù)豐富了現(xiàn)有的AMBA標(biāo)準(zhǔn)內(nèi)容，滿足超高性能和復(fù)雜的片上系統(tǒng)(SoC)設(shè)計(jì)的需求。全可編程SoC中的AXI主要由讀寫地址總線(RW_ADDR)、讀數(shù)據(jù)總線(RD_DATA)、寫數(shù)據(jù)總線(WR_DATA)、握手信號(hào)組成(Handshake)。

MDAS(Multiservice Distributed Access System Solution)是一種多業(yè)務(wù)分布系統(tǒng)，可支持多家運(yùn)營商，多制式，多載波，并集成WLAN系統(tǒng)，一步解決語音及數(shù)據(jù)業(yè)務(wù)需求，與傳統(tǒng)模擬分布系統(tǒng)相比，同時(shí)具備混合組網(wǎng)、時(shí)延補(bǔ)償、自動(dòng)載波跟蹤、上行底噪低等特點(diǎn)。

MDAS多業(yè)務(wù)分布系統(tǒng)由接入單元(MAU)、擴(kuò)展單元(MEU)和遠(yuǎn)端單元(MRU)組成。MDAS中的數(shù)字化系統(tǒng)細(xì)分有CDMA系統(tǒng)、GSM/DCS/WCDMA雙制式系統(tǒng)、GSM/DCS/TD-SDMA雙制式系統(tǒng)，在提供2G、3G移動(dòng)通信服務(wù)的同時(shí)，集成WLAN系統(tǒng)，滿足用戶的高速率無線數(shù)據(jù)傳輸需求。

MDAS多業(yè)務(wù)分布系統(tǒng)的系統(tǒng)組網(wǎng)能力，1臺(tái)MAU接入單元可帶4臺(tái)MEU擴(kuò)展單元，1臺(tái)MEU擴(kuò)展單元可帶8臺(tái)MRU遠(yuǎn)端單元，1臺(tái)MAU接入單元可帶4*8*8＝256臺(tái)MRU遠(yuǎn)端單元。MAU接入單元,MEU擴(kuò)展單元和MRU遠(yuǎn)端單元之前通過光模塊和光纖連接。

發(fā)明內(nèi)容

針對(duì)現(xiàn)有技術(shù)中存在的問題，本發(fā)明的目的是利用全可編程SoC芯片內(nèi)部的PS處理器的軟件可編程性和PL現(xiàn)場(chǎng)可編程門陣列的硬件可編程性，實(shí)現(xiàn)一種基于SoC支持多個(gè)I2C接口標(biāo)準(zhǔn)組設(shè)備的裝置和方法。

為了實(shí)現(xiàn)上述發(fā)明目的，本發(fā)明采用的技術(shù)方案為：一種基于SoC支持多個(gè)I2C接口標(biāo)準(zhǔn)組設(shè)備的裝置，其特征在于：包括全可編程SoC、全可編程SoC內(nèi)部的PS處理器、全可編程SoC內(nèi)部的PL現(xiàn)場(chǎng)可編程門陳列、AXI總線接口、EMIO數(shù)據(jù)接口、一個(gè)AXI協(xié)議解析模塊、一個(gè)I2C總線控制模塊，所述PS處理器自帶一個(gè)I2C控制器，在所述PS處理器和PL現(xiàn)場(chǎng)可編程門陣列之間通過所述AXI總線接口通信，同時(shí)在所述PS處理器和PL現(xiàn)場(chǎng)可編程門陣列之間通過所述EMIO數(shù)據(jù)接口通信，所述EMIO數(shù)據(jù)接口上設(shè)置SCL_O,SCL_T,SCL_I,SDA_O,SDA_T,SDA_I信號(hào)端口，所述PL現(xiàn)場(chǎng)可編程門陳列內(nèi)部還設(shè)置有所述的一個(gè)AXI協(xié)議解析模塊和一個(gè)I2C總線控制模塊。

所述PS處理器的I2C控制器的I2C總線由以下6個(gè)信號(hào)組成：

1)SCL_I是I2C數(shù)據(jù)總線的串行時(shí)鐘輸入從外部設(shè)備的三態(tài)門；

2)SCL_O是I2C數(shù)據(jù)總線的串行時(shí)鐘輸出到外部設(shè)備的三態(tài)門；

3)SCL_T是I2C數(shù)據(jù)總線的串行時(shí)鐘輸出使能到外部設(shè)備的三態(tài)門；

4)SDA_I是I2C數(shù)據(jù)總線的串行數(shù)據(jù)輸入從外部設(shè)備的三態(tài)門；

5)SDA_O是I2C數(shù)據(jù)總線的串行數(shù)據(jù)輸出到外部設(shè)備的三態(tài)門；

6)SDA_T是I2C數(shù)據(jù)總線的串行數(shù)據(jù)輸出使能到外部設(shè)備的三態(tài)門。