[發明專利]半導體裝置結構的制造方法及半導體裝置結構

有效

• 申請號: 201710351793.5
• 申請日: 2017-05-18
• 公開（公告）號: CN108122742B
• 公開（公告）日: 2021-09-24
• 發明（設計）人: 黃士文;朱韻文;柯宏憲;林嘉慧;蔡釋嚴;張世杰
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/28
• 分類號: H01L21/28;H01L29/423
• 代理公司: 隆天知識產權代理有限公司 72003
• 代理人: 馮志云;王芝艷

本公開提供了半導體裝置結構的制造方法。此半導體裝置結構的制造方法包括形成一柵極結構于一半導體基板上，形成多個間隔構件鄰接上述柵極結構的側壁，形成一保護材料層于上述柵極結構上。上述形成上述保護材料層的步驟包括非等離子體步驟。此半導體裝置結構的制造方法還包括沉積一介電材料層于上述保護材料層上。上述沉積上述介電材料層的沉積步驟包括等離子體步驟。

技術領域

本公開實施例涉及半導體裝置結構的制造方法，且特別涉及具有柵極結構的半導體裝置結構的制造方法。

背景技術

半導體集成電路(IC)工業已經歷快速成長。集成電路材料與設計上的技術演進已開創集成電路的世代。每一世代相較于前一世代，具有更小且更復雜的電路。

在集成電路的演變過程中，通常功能性密度(即，每晶片面積所具有的內連元件數)已隨著幾何尺寸(即，使用工藝所能制作的最小元件尺寸(或線寬))的縮減而增加。此縮小化工藝一般借著增加制作效率及降低相關成本而獲益。

然而，這些演進已增加處理與制造集成電路的復雜度。由于特征尺寸(featuresize)持續縮減，工藝亦持續變得更難以進行。因此，如何形成具有越來越小的特征尺寸且可靠半導體元件，正面臨著挑戰。

發明內容

本公開的一些實施例提供一種半導體裝置結構的制造方法。此半導體裝置結構的制造方法包括形成一柵極結構于一半導體基板上，形成多個間隔構件鄰接上述柵極結構的側壁，形成一保護材料層于上述柵極結構上。上述形成上述保護材料層的步驟包括非等離子體步驟。此半導體裝置結構的制造方法還包括沉積一介電材料層于上述保護材料層上。上述沉積上述介電材料層的沉積步驟包括等離子體步驟。

為讓本公開實施例的特征、和優點能更明顯易懂，下文特舉出較佳實施例，并配合所附附圖，作詳細說明如下。

附圖說明

圖1A-圖1F是本公開一些實施例的半導體裝置結構在其制造方法中各階段的剖面圖。

圖2A-圖2E是本公開一些實施例的半導體裝置結構在其制造方法中各階段的剖面圖。

圖3A-圖3F是本公開一些實施例的半導體裝置結構在其制造方法中各階段的剖面圖。

圖4A-圖4B是本公開一些實施例的半導體裝置結構在其制造方法中各階段的剖面圖。

圖5A-圖5D是本公開一些實施例的半導體裝置結構在其制造方法中各階段的剖面圖。

其中，附圖標記說明如下：

100 半導體裝置結構；

102 半導體基板；

104A 間隔構件；

104B 間隔構件；

104C 間隔構件；

104D 間隔構件；

106A 柵極結構；

106B 柵極結構；

108A 開口；

108B 開口；

110A 凹口；

110B 凹口；

112A 柵極介電層；

112B 柵極介電層；

114A 功函數層；

114B 功函數層；

116A 功函數層；

116B 功函數層；