[發明專利]電子封裝件及其制法

有效

• 申請號: 201710346871.2
• 申請日: 2017-05-17
• 公開（公告）號: CN108807288B
• 公開（公告）日: 2020-04-14
• 發明（設計）人: 賴達升;洪良易;陳漢宏;林榮政;陳御鎧;周世民;黃富堂
• 申請（專利權）人: 矽品精密工業股份有限公司
• 主分類號: H01L23/13
• 分類號: H01L23/13;H01L23/31;H01L21/56
• 代理公司: 北京戈程知識產權代理有限公司 11314
• 代理人: 程偉;王錦陽

一種電子封裝件及其制法，其于設有電子元件的承載件上通過支撐件堆疊一具有貫穿開口的基板，以于該基板與該電子元件之間形成間隔，且經由該開口填入保護體于該電子元件上的間隔處，再以封裝層包覆該保護體與該支撐件，故當該承載件與該基板之間的空間有限時，該保護體仍可經由該開口填入而形成于該電子元件上，以達到保護該電子元件的功效。

技術領域

本發明有關一種半導體封裝結構，尤指一種適用于高密度訊號串接的電子封裝件及其制法。

背景技術

隨著半導體封裝技術的演進，半導體裝置(Semiconductor device)已開發出不同的封裝型態，而為提升電性功能及節省封裝空間，遂開發出不同的立體封裝技術，例如，封裝堆疊(Package on package，簡稱FO PoP)結構等，以將不同功能的集成電路整合于單一封裝結構，此種封裝方式能發揮系統封裝(SiP)異質整合特性，可將不同功用的電子元件，例如：記憶體、中央處理器、繪圖處理器、影像應用處理器等，通過堆疊設計達到系統的整合，適合應用于輕薄型各種電子產品。

請參閱圖1A至圖1B，其為現有PoP型半導體封裝件1的制法的剖面示意圖。如圖1A所示，將上基板13通過多個導電柱12堆疊于一設有半導體元件11的下基板10上，再如圖1B所示，形成一封裝膠體15于該下基板10與該上基板13之間，以包覆該半導體元件11與該些導電柱12。

目前高密度訊號串接的封裝產品為了滿足市場需求，需不斷縮小其元件體積，故于現有半導體封裝件1中，該上、下基板13,10與半導體元件11的厚度越來越薄，且該上、下基板13,10之間的空間S亦設計成越來越窄。再者，該封裝膠體15為一種熱固性膠體，且為了改善相關的物理化學性質，會在熱固性膠體中添加填充物(filler)14，以進行改質。

然而，由于制作成本或制造技術難度考量，該填充物14的寬度尺寸r通常為100至300微米(μm)，故當該上、下基板13,10之間的空間S太窄時，該填充物14無法正常流動，致使該封裝膠體15充填不均，容易造成該封裝膠體15無法達到保護該半導體元件11與該些導電柱12的功效。

此外，該半導體元件11頂面與該上基板13底面之間，更常發生該封裝膠體15沒有充填的空隙(void)，此種空隙(void)容易于高低溫沖擊時發生氣爆的問題。

因此，如何克服上述現有技術的問題，實已成目前亟欲解決的課題。

發明內容

鑒于上述現有技術的種種缺失，本發明提供一種電子封裝件及其制法，以達到保護該電子元件的功效。

本發明的電子封裝件，包括：承載件；電子元件，其結合于該承載件上；基板，其透過至少一支撐件堆疊于該承載件上，且該基板具有相對的第一表面與第二表面及至少一連通該第一表面與第二表面的開口，并于該基板的第一表面與該電子元件之間形成間隔；保護體，其形成于該間隔中以接觸結合該電子元件；以及封裝層，其包覆該保護體與該支撐件。

本發明還提供一種電子封裝件的制法，包括：提供一承載件，其上設有至少一電子元件；將一基板透過至少一支撐件堆疊于該承載件上，且該基板具有相對的第一表面與第二表面及至少一連通該第一表面與第二表面的開口，并于該基板的第一表面與該電子元件之間形成間隔；經由該開口形成保護體于該間隔中，以令該保護體接觸結合該電子元件；以及以封裝層包覆該保護體與該支撐件。

前述的制法中，該保護體的制程包括：將流體填充物經由該開口填入該開口中與該間隔中，以令該流體填充物接觸結合該電子元件；以及固化該流體填充物，以令該流體填充物成為該保護體。

前述的電子封裝件及其制法中，該開口的位置對應該電子元件的位置。

前述的電子封裝件及其制法中，該保護體與該封裝層之間具有交界面。

前述的電子封裝件及其制法中，該保護體結合該電子元件的頂面。進一步，該保護體還結合該電子元件的側面。