[發明專利]一種疊加運算電路及浮動電壓數模轉換電路

有效

• 申請號: 201710317131.6
• 申請日: 2017-05-08
• 公開（公告）號: CN107425845B
• 公開（公告）日: 2020-12-25
• 發明（設計）人: 陳悅;陳亮;汪家軻
• 申請（專利權）人: 華為技術有限公司
• 主分類號: H03K19/20
• 分類號: H03K19/20;H03K19/00;H03F1/02;H03M1/66
• 代理公司: 深圳市深佳知識產權代理事務所(普通合伙) 44285
• 代理人: 王仲凱

1.一種疊加運算電路，其特征在于，包括：電流產生電路和第一運算放大器；

所述電流產生電路包括第一電壓電流轉換電路、第二電壓電流轉換電路和電流復制電路；

所述第一電壓電流轉換電路的第一電壓輸入端輸入有第一電壓信號，所述第一電壓電流轉換電路用于將所述第一電壓信號轉換成第三電流信號，再將所述第三電流信號縮小后得到的第一電流信號經由第一電流輸出端輸出；

所述第二電壓電流轉換電路的第二電壓輸入端輸入有第二電壓信號，所述第二電壓電流轉換電路用于將所述第二電壓信號轉換成第四電流信號后，再將所述第四電流信號縮小后得到的第二電流信號經由第二電流輸出端輸出；

所述電流復制電路的輸入端連接所述第二電流輸出端，所述電流復制電路的輸出端連接所述第一電流輸出端，所述電流復制電路用于將所述第二電流信號進行反向后與所述第一電流信號疊加，得到電流差；

所述第一運算放大器的正相輸入端輸入待疊加模擬量，所述第一運算放大器的負相輸入端與所述第一運算放大器的輸出端連接，且所述輸出端通過第一電阻連接所述電流產生電路的輸出端，所述第一運算放大器用于將所述待疊加模擬量與所述第一電阻上的電壓降進行疊加。

2.根據權利要求1所述的疊加運算電路，其特征在于，所述第一電壓電流轉換電路包括：第二運算放大器、第一開關管、第二開關管和第二電阻；

所述第二運算放大器的正相輸入端輸入所述第一電壓信號，所述第二運算放大器的輸出端連接所述第一開關管的控制端，所述第一開關管的輸出端是所述第一電壓電流轉換電路的輸出端；

所述第二開關管的控制端連接所述第二運算放大器的輸出端，所述第二開關管的輸出端連接所述第二運算放大器的負相輸入端，所述第二開關管的輸入端和所述第一開關管的輸入端均連接電源；

所述第二運算放大器的負相輸入端通過所述第二電阻連接接地端。

3.根據權利要求1所述的疊加運算電路，其特征在于，所述第二電壓電流轉換電路包括：第三運算放大器、第三開關管、第四開關管和第三電阻；

所述第三運算放大器的正相輸入端輸入所述第二電壓信號，所述第三運算放大器的輸出端連接所述第三開關管的控制端，所述第三運算放大器的負相輸入端連接所述第三開關管的輸出端，且所述第三運算放大器的負相輸入端通過所述第三電阻連接接地端；

所述第四開關管的控制端連接所述第三運算放大器的輸出端，所述第四開關管的輸出端是所述第二電壓電流轉換電路的輸出端，所述第四開關管和所述第三開關管的輸入端連接電源。

4.根據權利要求1所述的疊加運算電路，其特征在于，所述電流復制電路是由第五開關管和第六開關管構成的標準電流鏡電路；

所述第五開關管的控制端與所述第六開關管的控制端連接，所述第五開關管的輸出端與所述第六開關管的輸出端均連接接地端，所述第五開關管的輸入端連接所述第五開關管的控制端，所述第五開關管的輸入端是所述電流復制電路的輸入端，所述第六開關管的輸入端是所述電流復制電路的輸出端。

5.根據權利要求2所述的疊加運算電路，其特征在于，所述電流產生電路還包括共模電阻；

所述第二運算放大器的負相輸入端通過所述第二電阻連接所述共模電阻的第一端，所述共模電阻的第二端連接接地端。

6.根據權利要求3所述的疊加運算電路，其特征在于，所述電流產生電路還包括共模電阻；

所述第三運算放大器的負相輸入端通過所述第三電阻連接所述共模電阻的第一端。

7.根據權利要求2所述的疊加運算電路，其特征在于，所述第一開關管和所述第二開關管均為P型金屬-氧化物-半導體MOS場效應管。

8.根據權利要求3所述的疊加運算電路，其特征在于，所述第三開關管和所述第四開關管均為P型MOS管。

9.根據權利要求4所述的疊加運算電路，其特征在于，所述第五開關管和所述第六開關管均為N型MOS管。

10.一種浮動電壓數模轉換電路，其特征在于，包括數模轉換電路和權利要求1-9任一項所述的疊加運算電路；

所述數模轉換電路的輸入端輸入數字控制信號，所述數模轉換電路的第一輸出端連接所述電流產生電路的第一輸入端，所述數模轉換電路的第二輸出端連接所述電流產生電路的第二輸入端，所述數模轉換電路用于將所述數字控制信號轉換成所述第一電壓信號和所述第二電壓信號提供給所述疊加運算電路中的電流產生電路。