[發明專利]層疊電容器的安裝構造以及層疊電容器的安裝方法

有效

• 申請號: 201710315355.3
• 申請日: 2017-05-05
• 公開（公告）號: CN107454734B
• 公開（公告）日: 2019-08-20
• 發明（設計）人: 藤井裕雄;堀纮彰
• 申請（專利權）人: 株式會社村田制作所
• 主分類號: H05K1/02
• 分類號: H05K1/02;H05K1/18;H05K3/30;H01G4/30;H01G4/232;H01G2/06
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 李逸雪

本發明涉及層疊電容器的安裝構造及安裝方法。在層疊電容器的安裝構造(1)中，在布線基板(20)按IC(10)的相同種類的每種電源設置有電源圖案(20d、20f)，IC(10)按相同種類的每種電源具有多個電源端子(11、12)，層疊電容器(30、40)是三端子電容器，在IC(10)的電源與接地之間按相同種類的每種電源并聯地設置有兩個以上的層疊電容器(30、40)，按相同種類的每種電源在兩個以上的層疊電容器(30、40)包含Q值小于0.5的層疊電容器，按相同種類的每種電源，兩個以上的層疊電容器(30、40)分散配置為，在將各覆蓋區域合起來的區域內包含多個電源端子(11、12)中的一半以上，使得滿足目標阻抗。

技術領域

本發明涉及層疊電容器的安裝構造以及層疊電容器的安裝方法。

背景技術

在安裝有IC(Integrated Circuit：集成電路)等集成電路的布線基板，為了抑制集成電路的動作過程中的電壓變動或除去噪聲等，有時會在集成電路的電源與接地之間安裝去耦電容器。在安裝有去耦電容器的情況下，從抑制電壓變動的觀點出發，期望電源阻抗低。

近年來，伴隨著供給到集成電路的電源的低電壓且大電流化，對電源阻抗要求的目標阻抗愈發嚴格。以往，為了將電源阻抗抑制在目標阻抗內，通過安裝許多個二端子電容器，從而謀求低ESL(Equivalent Series Inductance：等效串聯電感)化。

但是，為了將許多個二端子電容器安裝在布線基板，在布線基板需要大的安裝面積。作為削減安裝面積的方法，例如，在專利文獻1(日本特開2007-329282號公報)公開了如下方法，即，在層疊有第一信號電極層、接地電極層、電源電極以及第二信號電極層的多層布線基板中，在基板上表面安裝IC，并在基板背面安裝三端子電容器。像這樣，通過使用ESL比二端子電容器低的三端子電容器，從而能夠降低去耦電容器的個數。

可是，在安裝有去耦電容器的布線基板中，會在集成電路的電容與電容器的電感之間產生反諧振。由于該反諧振，以反諧振頻率為界，在低頻率側，頻率越高電源阻抗越高，在高頻率側，頻率越高電源阻抗越低。即，在反諧振頻率附近示出山型的特性。因為該反諧振頻率處的電源阻抗有可能超過目標阻抗，所以期望抑制反諧振。

作為抑制反諧振的方法，可考慮增大去耦電容器的ESR(Equivalent SeriesResistance：等效串聯電阻)。例如，在專利文獻2(日本特開2009-60114號公報)公開了一種層疊型芯片電容器，其具備：具有按照層疊方向排列的第一電容器部以及第二電容器部的電容器主體；以及形成在電容器主體的側面的多個外部電極，在層疊型芯片電容器中，形成第一電容器部以及第二電容器部，使得第一電容器部的ESL小于第二電容器部的ESL，且使得第一電容器部的ESR大于第二電容器部的ESR。進而，在專利文獻2公開了如下內容，即，在將該結構的層疊型芯片電容器安裝在電路基板時，第一電容器部和第二電容器部通過連結導體線彼此連結，該連結導體線的電阻串聯附加到第二電容器部，從而第二電容器部的ESR實質上增大。由此，第一電容器部與第二電容器部之間的ESR的差異實質上減小，在寬頻帶中實現恒定的阻抗特性。

可是，關于目標阻抗，存在用兩個階段規定的目標阻抗，其由邊界頻率以下的頻帶中的第一目標阻抗和大于第一目標阻抗的、超過邊界頻率的頻帶中的第二目標阻抗構成。為了滿足該目標阻抗，需要使在反諧振頻率處升高的電源阻抗成為第二目標阻抗以下，且在邊界頻率處使電源阻抗成為第一目標阻抗以下。

通過像專利文獻2公開的方法那樣使用高ESR的電容器，從而能夠將反諧振頻率處的電源阻抗抑制得比較低，但是存在反諧振頻率的頻率側的電源阻抗升高這樣的問題。因此，在該低頻率側升高的電源阻抗有可能在邊界頻率處超過第一目標阻抗。為了在邊界頻率處使電源阻抗下降，需要進行低ESL化。