[發明專利]半導體器件

有效

• 申請號: 201710312912.6
• 申請日: 2012-07-25
• 公開（公告）號: CN107195629B
• 公開（公告）日: 2021-05-04
• 發明（設計）人: 森本薰夫;前田德章;島崎靖久
• 申請（專利權）人: 瑞薩電子株式會社
• 主分類號: H01L27/02
• 分類號: H01L27/02;H01L27/11;G11C11/412
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 王茂華

1.一種半導體器件，包括：

存儲器單元，包括：

第一導電類型的第一MIS晶體管，電耦合在第一節點和第二節點之間；

第二導電類型的第一MIS晶體管，電耦合在所述第二節點和第四節點之間；

第一導電類型的第二MIS晶體管，電耦合在所述第一節點和第三節點之間；

第二導電類型的第三MIS晶體管，電耦合在所述第三節點和第七節點之間；

第二導電類型的第五MIS晶體管，電耦合在所述第二節點和第五節點之間；和

第二導電類型的第六MIS晶體管，電耦合在所述第三節點和第七節點之間，

所述器件進一步包括：

半導體襯底，包括：

單塊的第一有源區域，所述第二導電類型的第一MIS晶體管和所述第二導電類型的第五MIS晶體管布置在所述第一有源區域中；

單塊的第二有源區域，所述第二導電類型的第三MIS晶體管和所述第二導電類型的第六MIS晶體管布置在所述第二有源區域中；

第三有源區域，所述第一導電類型的第一MIS晶體管布置在所述第三有源區域中；以及

第四有源區域，所述第一導電類型的第二MIS晶體管布置在所述第四有源區域中；

其中所述第一有源區域至所述第四有源區域沿第一方向并排設置并且相互分離；

其中所述第一導電類型的第一MIS晶體管的柵極電極由第一柵極布線的一部分形成，

其中所述第一柵極布線在所述第一有源區域和所述第三有源區域之上沿所述第一方向延伸；

其中所述第一導電類型的第二MIS晶體管的柵極電極由第二柵極布線的一部分形成，

其中所述第二柵極布線在所述第二有源區域和所述第四有源區域之上沿所述第一方向延伸；

所述器件進一步包括：

多個布線層，包括：

第一布線層，其包括字線，所述字線與所述第一導電類型的第一MIS晶體管的柵極和所述第一導電類型的第二MIS晶體管的柵極電連接；以及

第二布線層，其形成在所述半導體襯底與所述第一布線層之間，并且包括與所述第一節點電耦合的第一電壓線。

2.根據權利要求1所述的半導體器件，

其中所述第一節點與用于供給第一電壓的第一電壓線電連接，以及

其中所述第四節點和所述第五節點與用于供給不同于所述第一電壓的第二電壓的第二電壓線電連接。

3.根據權利要求2所述的半導體器件，其中所述第一布線層通過插塞電耦合到不同于所述第一布線層和所述第二布線層的第三布線層，所述插塞用于經由所述第三布線層中的布線來連接所述字線和第三柵極電極。

4.根據權利要求2所述的半導體器件，

其中所述第二布線層進一步包括用于供給所述第二電壓的第二電壓線。

5.根據權利要求3所述的半導體器件，

其中所述第三布線層進一步包括用于供給所述第二電壓的第二電壓線。

6.根據權利要求1所述的半導體器件，還包括：

第二導電類型的第二MIS晶體管，與所述第二導電類型的第一MIS晶體管并聯地電耦合在所述第二節點和所述第四節點之間；以及

第二導電類型的第四MIS晶體管，與所述第二導電類型的第三MIS晶體管并聯地電耦合在所述第三節點和所述第五節點之間；

第五有源區域，與所述單塊的第一有源區域隔開，所述第二導電類型的第二MIS晶體管被布置在所述第五有源區域中；以及

第六有源區域，與所述單塊的第一有源區域隔開，所述第二導電類型的第四MIS晶體管被布置在所述第六有源區域中；

其中所述第二導電類型的第二MIS晶體管的柵極電極由第一柵極布線的一部分形成，

其中所述第一柵極布線在所述第一方向上在所述第五有源區域之上延伸；

其中所述第二導電類型的第四MIS晶體管的柵極電極由第二柵極布線的一部分形成，

其中所述第二柵極布線在所述第一方向上在所述第六有源區域之上延伸。

7.一種半導體芯片，包括CPU和根據權利要求1所述的半導體器件。