[發(fā)明專利]一種制作小尺寸磁性隨機(jī)存儲(chǔ)器結(jié)構(gòu)單元的方法

在審

• 申請(qǐng)?zhí)枺?/td>: 201710312673.4
• 申請(qǐng)日: 2017-05-05
• 公開（公告）號(hào): CN108807664A
• 公開（公告）日: 2018-11-13
• 發(fā)明（設(shè)計(jì)）人: 郭一民;張?jiān)粕?/a>;肖榮福;陳峻
• 申請(qǐng)（專利權(quán)）人: 上海磁宇信息科技有限公司
• 主分類號(hào): H01L43/12
• 分類號(hào): H01L43/12
• 代理公司: 上海容慧專利代理事務(wù)所(普通合伙) 31287
• 代理人: 于曉菁

本發(fā)明公開了一種制作小尺寸磁性隨機(jī)存儲(chǔ)器結(jié)構(gòu)單元的方法，包括：第一步驟：提供表面拋光的帶金屬通孔的半導(dǎo)體基底，其中金屬通孔形成在金屬層間電介質(zhì)層，金屬通孔的頂部表面可能不平整；第二步驟：在帶金屬通孔的半導(dǎo)體基底上沉積通孔阻擋層，并對(duì)通孔阻擋層進(jìn)行平坦化處理；第三步驟：在平坦化后的通孔阻擋層上生長磁性隧道結(jié)和硬掩膜層，然后繼續(xù)圖形化制作磁性隧道結(jié)單元。

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，尤其涉及磁性隨機(jī)存儲(chǔ)器(MRAM，Magnetic RadomAccess Memory)制造技術(shù)領(lǐng)域；更具體地，本發(fā)明涉及一種制作小尺寸磁性隨機(jī)存儲(chǔ)器結(jié)構(gòu)單元的方法。

背景技術(shù)

近年來，采用磁性隧道結(jié)(MTJ)的MRAM被人們認(rèn)為是未來的固態(tài)非易失性記憶體，它具有高速讀寫、大容量以及低能耗的特點(diǎn)。鐵磁性磁性隧道結(jié)通常為三明治結(jié)構(gòu)，其中有磁性記憶層，它可以改變磁化方向以記錄不同的數(shù)據(jù)；位于中間的絕緣的隧道勢(shì)壘層；磁性參考層，位于隧道勢(shì)壘層的另一側(cè)，它的磁化方向不變。

為能在這種磁電阻元件中記錄信息，建議使用基于自旋動(dòng)量轉(zhuǎn)移或稱自旋轉(zhuǎn)移矩(STT，Spin Transfer Torque)轉(zhuǎn)換技術(shù)的寫方法，這樣的MRAM稱為STT-MRAM。根據(jù)磁極化方向的不同，STT-MRAM又分為面內(nèi)STT-MRAM和垂直STT-MRAM(即pSTT-MRAM)，后者有更好的性能。依此方法，即可通過向磁電阻元件提供自旋極化電流來反轉(zhuǎn)磁性記憶層的磁化強(qiáng)度方向。此外，隨著磁性記憶層的體積的縮減，寫或轉(zhuǎn)換操作需注入的自旋極化電流也越小。因此，這種寫方法可同時(shí)實(shí)現(xiàn)器件微型化和降低電流。

同時(shí)，鑒于減小磁性隧道結(jié)元件尺寸時(shí)所需的切換電流也會(huì)減小，所以在尺度方面pSTT-MRAM可以很好的與最先進(jìn)的技術(shù)節(jié)點(diǎn)相契合。因此，期望是將pSTT-MRAM元件做成極小尺寸，并具有非常好的均勻性，以及把對(duì)磁性隧道結(jié)磁性的影響減至最小，所采用的制備方法還可實(shí)現(xiàn)高良莠率、高精確度、高可靠性、低能耗，以及保持適于數(shù)據(jù)良好保存的溫度系數(shù)。同時(shí)，非易失性記憶體中寫操作是基于阻態(tài)變化，從而需要控制由此引起的對(duì)磁性隧道結(jié)記憶器件壽命的破壞與縮短。然而，制備一個(gè)小型磁性隧道結(jié)元件可能會(huì)增加磁性隧道結(jié)電阻的波動(dòng)，使得pSTT-MRAM的寫電壓或電流也會(huì)隨之有較大的波動(dòng)，這樣會(huì)損傷MRAM的性能。

在現(xiàn)在的MRAM制造工藝中，為了實(shí)現(xiàn)MRAM電路縮微化的要求，通常在帶有表面拋光的CMOS通孔的基底上直接制作磁性隧道結(jié)單元，同時(shí)，使CMOS通孔和磁性隧道結(jié)單元對(duì)齊，即：所謂的在軸(on-axis)結(jié)構(gòu)；然而，由于導(dǎo)電材料，比如銅或者鎢等的存在，CMOS通孔頂部表面比較粗糙，繼而導(dǎo)致比較粗糙的MgO(2031)勢(shì)壘層，以及性能較差的磁隧穿，如圖1A所示。為了避免由于VIA產(chǎn)生的形貌缺陷，通常采用磁性隧道結(jié)單元不直接位于CMOS通孔之上的結(jié)構(gòu)，如圖1B所示，即：所謂的離軸(off-axis)結(jié)構(gòu)，不過這樣的代價(jià)就是的MRAM單元的尺寸增大，阻礙了記憶體密度的提高。為了控制超薄勢(shì)壘層的質(zhì)量和避免奈爾效應(yīng)(Neel effect),通常要求在沉積磁性隧道結(jié)多層膜之前，必須基底的表面粗糙度(Ra)進(jìn)行嚴(yán)格控制。

發(fā)明內(nèi)容

有鑒于現(xiàn)有技術(shù)的上述缺陷，本發(fā)明所要解決的技術(shù)問題是提供一種能夠有效防止CMOS通孔的表面不平整轉(zhuǎn)移到MgO勢(shì)壘層的制作小尺寸磁性隨機(jī)存儲(chǔ)器結(jié)構(gòu)單元的方法。

為實(shí)現(xiàn)上述目的，本發(fā)明提供了一種制作小尺寸磁性隨機(jī)存儲(chǔ)器結(jié)構(gòu)單元的方法，包括：

第一步驟：提供表面拋光的帶金屬通孔的半導(dǎo)體基底，其中金屬通孔形成在金屬層間電介質(zhì)層，金屬通孔的頂部形成通孔表面可能不平整；

第二步驟：在基底上沉積通孔阻擋層，并對(duì)通孔阻擋層進(jìn)行平坦化處理；

第三步驟：在平坦化后的通孔阻擋層上生長磁性隧道結(jié)和硬掩膜層，然后圖形化制作磁性隧道結(jié)單元。

優(yōu)選地，第三步驟包括：