[發明專利]一種主板抗干擾電路

有效

• 申請號: 201710312250.2
• 申請日: 2017-05-05
• 公開（公告）號: CN106954338B
• 公開（公告）日: 2023-03-14
• 發明（設計）人: 林世明;林俊峰
• 申請（專利權）人: 恒鴻達科技有限公司
• 主分類號: H05K1/02
• 分類號: H05K1/02;H05K1/18
• 代理公司: 福州市京華專利代理事務所(普通合伙) 35212
• 代理人: 王美花

本發明提供了一種主板抗干擾電路，包括一個主板，所述主板上設有至少一個保護電路模塊、至少一條干擾引導線及至少一個二極管，所述保護電路模塊上連接有至少一根易受干擾信號線，所述干擾引導線布置于主板上易受干擾的區域內，所述干擾引導線的前端連接至干擾引導線的末端形成閉合的包圍空間，所述保護電路模塊和易受干擾信號線位于該包圍空間內，所述干擾引導線通過連接線與二極管的正極連接，所述二極管的負極通過連接線連接電源地；所述干擾引導線上設有至少一條阻焊開窗，所述阻焊開窗中填充有焊料，所述阻焊開窗的走向和干擾引導線的走向一致。本發明增加了干擾引導線和單向二極管來隔離干擾信號，以達到抗干擾的目的。

技術領域

本發明涉及計算機技術領域，尤其涉及一種主板抗干擾電路。

背景技術

伴隨著各種電子類產品的功能越來越強大，而電路板卻越來越小，芯片工藝改進，集成度不斷提高，防護性能卻沒有相應提升，仍舊沿用早期設計，而且隨著I/O速率提高，大部分I/O口均采用MOS管方式驅動，導致防護能力較弱，在主板工作時段，如果走線受到外來干擾(如空氣接觸或探針探測等)，極易導致主板工作異常、數據被探測到或者受外來干擾影響而導致主板不能正常工作。

目前主板的抗干擾設計，主要是在PCB布線設計時采用表面大面積鋪地或是走線不走表層的形式來實現主板的抗干擾。這種方式會浪費空間，而且需要將所有的地相連接，一旦主板上產生干擾信號，干擾信號的走向不規則，會影響主板的正常工作，主板上的干擾也很難消除，抗干擾能力差。

發明內容

本發明要解決的技術問題，在于提供一種主板抗干擾電路，干擾信號的接地方式不同，同時增加了干擾引導線和單向二極管來隔離干擾信號，以達到抗干擾的目的。

本發明是這樣實現的：

一種主板抗干擾電路，包括一個主板，所述主板上設有至少一個保護電路模塊、至少一條干擾引導線及至少一個二極管，所述保護電路模塊上連接有至少一根易受干擾信號線，所述干擾引導線布置于所述主板上易受干擾的區域內，所述干擾引導線的前端連接至所述干擾引導線的末端形成閉合的包圍空間，所述保護電路模塊和所述易受干擾信號線位于該包圍空間內，所述干擾引導線通過連接線與所述二極管的正極連接，所述二極管的負極通過連接線連接電源地；所述干擾引導線上設有至少一條阻焊開窗，所述阻焊開窗中填充有焊料，所述阻焊開窗的走向和所述干擾引導線的走向一致。

進一步地，所述主板為PCBA電路主板或FPC柔性電路主板。

進一步地，所述阻焊開窗的橫截面為方形、圓形或橢圓形。

進一步地，在一條所述干擾引導線上設置復數條所述阻焊開窗時，復數條所述阻焊開窗等間距設置。

本發明的優點在于：本發明不僅能屏蔽電磁干擾，對信號質量提升有幫助，而且提升主板上電過程中誤接觸時的抗干擾能力，即在主板工作過程中，如果手或干擾源誤碰觸主板，主板上的干擾引導線可以及時把干擾信號通過指定路徑導流到電源地，從而保證主板持續穩定工作。

附圖說明

下面參照附圖結合實施例對本發明作進一步的說明。

圖1為本發明一種主板抗干擾電路的結構示意圖。

圖2為本發明一種主板抗干擾電路中實施例一的結構示意圖。

圖3為本發明一種主板抗干擾電路種實施例二的結構示意圖。

圖中標號說明：

100-主板、1-保護電路模塊、2-干擾引導線、3-二極管、4-易受干擾信號線、5-包圍空間、6-連接線、7-阻焊開窗、8-焊料。

具體實施方式

下面結合具體實施例對本發明作出進一步地詳細說明，但本發明的結構并不僅限于以下實施例。