[發(fā)明專利]一種基于FPGA和固態(tài)硬盤(pán)的高速采集記錄裝置

在審

• 申請(qǐng)?zhí)枺?/td>: 201710305976.3
• 申請(qǐng)日: 2017-05-03
• 公開(kāi)（公告）號(hào): CN106897033A
• 公開(kāi)（公告）日: 2017-06-27
• 發(fā)明（設(shè)計(jì)）人: 張丕芬;李永梁;何凱
• 申請(qǐng)（專利權(quán)）人: 北京石竹科技股份有限公司
• 主分類號(hào): G06F3/06
• 分類號(hào): G06F3/06;G06F13/16
• 代理公司: 暫無(wú)信息
• 代理人: 暫無(wú)信息

技術(shù)領(lǐng)域

本發(fā)明涉及數(shù)據(jù)采集記錄領(lǐng)域，特別涉及一種基于FPGA和固態(tài)硬盤(pán)的高速采集記錄裝置。

背景技術(shù)

隨著可見(jiàn)光、紅外等圖像傳感器的分辨率和精度越來(lái)越高，其輸出數(shù)據(jù)接口的速率也越來(lái)越高，單個(gè)傳感器輸出速率高達(dá)GB/s，對(duì)數(shù)據(jù)采集記錄裝置的要求也越來(lái)越高。目前，主流的數(shù)據(jù)采集記錄裝置是采用標(biāo)準(zhǔn)的計(jì)算機(jī)平臺(tái)實(shí)現(xiàn)，主要由高性能的CPU主板、數(shù)據(jù)采集卡、磁盤(pán)陣列組成，其中CPU主板上運(yùn)行標(biāo)準(zhǔn)的操作系統(tǒng)，如Linux、Windows操作系統(tǒng)，實(shí)現(xiàn)對(duì)輸入和輸出數(shù)據(jù)流的控制和對(duì)磁盤(pán)陣列的管理。在該系統(tǒng)中，數(shù)據(jù)由采集卡輸入，通過(guò)計(jì)算機(jī)內(nèi)部總線傳輸?shù)接?jì)算機(jī)的CPU板的內(nèi)存中，數(shù)據(jù)在操作系統(tǒng)的文件系統(tǒng)管理下，在內(nèi)存中交互多次，最終寫(xiě)入到磁盤(pán)陣列中。由于計(jì)算機(jī)內(nèi)部總線和操作系統(tǒng)的復(fù)雜文件系統(tǒng)操作，會(huì)導(dǎo)致記錄數(shù)據(jù)帶寬很難突破1GB/s的帶寬。由于使用高性能的CPU，系統(tǒng)的功耗和體積很難降低，無(wú)法實(shí)現(xiàn)嵌入式系統(tǒng)對(duì)低功耗和小體積的要求。

發(fā)明內(nèi)容

本發(fā)明的目的是解決現(xiàn)有數(shù)據(jù)采集記錄裝置記錄數(shù)據(jù)帶寬低、無(wú)法實(shí)現(xiàn)嵌入式系統(tǒng)對(duì)低功耗和小體積的要求的問(wèn)題。為實(shí)現(xiàn)上述目的，本發(fā)明提供了一種基于FPGA和固態(tài)硬盤(pán)的高速采集記錄裝置，包括：FPGA主控單元、數(shù)據(jù)輸入單元、數(shù)據(jù)輸出單元、監(jiān)控接口單元、輔助信號(hào)輸入單元、數(shù)據(jù)緩存單元、SATA3固態(tài)硬盤(pán)陣列、電源管理單元。

所述FPGA主控單元，連接數(shù)據(jù)輸入單元、數(shù)據(jù)輸出單元、監(jiān)控接口單元、輔助信號(hào)輸入單元、數(shù)據(jù)緩存單元、SATA3固態(tài)硬盤(pán)陣列、電源管理單元，用于協(xié)調(diào)各個(gè)單元的運(yùn)行，并根據(jù)監(jiān)控接口單元的命令，實(shí)現(xiàn)輸入數(shù)據(jù)、輸出數(shù)據(jù)的綜合控制和存儲(chǔ)。

所述數(shù)據(jù)輸入單元，一端連接FPGA主控單元，一端連接外部的數(shù)據(jù)輸入接口，用于對(duì)外部輸入的數(shù)據(jù)進(jìn)行協(xié)議解析和電平轉(zhuǎn)換。

所述數(shù)據(jù)輸出單元，一端連接FPGA主控單元，一端連接外部的數(shù)據(jù)輸出接口，用于實(shí)現(xiàn)數(shù)據(jù)輸出的協(xié)議和電平轉(zhuǎn)換。

所述監(jiān)控接口單元，一端連接FPGA主控單元，一端連接外部的監(jiān)視和控制單元，用于對(duì)基于FPGA和固態(tài)硬盤(pán)的高速采集記錄裝置的運(yùn)行實(shí)現(xiàn)控制以及狀態(tài)監(jiān)控。

所述輔助信號(hào)輸入單元，一端連接FPGA主控單元，一端連接外部的數(shù)據(jù)輸入接口，用于實(shí)現(xiàn)觸發(fā)信號(hào)、掉電保護(hù)信號(hào)、時(shí)間信息、位置信息的輸入。

所述數(shù)據(jù)緩存單元，連接FPGA主控單元，實(shí)現(xiàn)對(duì)輸入和輸出數(shù)據(jù)的數(shù)據(jù)緩存，數(shù)據(jù)緩存單元由多片DDR3SDRAM并行組合而成。

所述SATA3固態(tài)硬盤(pán)陣列，連接FPGA主控單元，多個(gè)SATA3固態(tài)硬盤(pán)組成SATA3固態(tài)硬盤(pán)陣列，實(shí)現(xiàn)高帶寬的數(shù)據(jù)存儲(chǔ)。

所述電源管理單元，連接FPGA主控單元、數(shù)據(jù)輸入單元、數(shù)據(jù)輸出單元、監(jiān)控接口單元、輔助信號(hào)輸入單元、數(shù)據(jù)緩存單元、SATA3固態(tài)硬盤(pán)陣列，用于給各個(gè)單元供電。

所述基于FPGA和固態(tài)硬盤(pán)的高速采集記錄裝置的記錄數(shù)據(jù)帶寬最高可達(dá)4GB/s。

所述FPGA主控單元支持硬件加密算法，在不降低數(shù)據(jù)記錄帶寬的前提下，實(shí)現(xiàn)對(duì)記錄數(shù)據(jù)的加密。

所述數(shù)據(jù)輸入單元支持Camera Link、SDI、光纖通道和以太網(wǎng)協(xié)議的數(shù)據(jù)輸入。

所述數(shù)據(jù)輸出單元支持Camera Link、SDI、光纖通道和以太網(wǎng)協(xié)議的數(shù)據(jù)輸出。

所述監(jiān)控接口單元支持RS422、RS232和以太網(wǎng)協(xié)議的數(shù)據(jù)輸入輸出。

所述輔助信號(hào)輸入單元支持掉電保護(hù)，即基于FPGA和固態(tài)硬盤(pán)的高速采集記錄裝置正常工作過(guò)程中，遇到非正常掉電時(shí)，輔助信號(hào)輸入單元發(fā)送掉電信號(hào)給FPGA主控單元，F(xiàn)PGA主控單元將緩存的數(shù)據(jù)寫(xiě)入到SATA3固態(tài)硬盤(pán)陣列中，保護(hù)SATA3固態(tài)硬盤(pán)陣列中的數(shù)據(jù)不受損壞。

所述輔助信號(hào)輸入單元支持在數(shù)據(jù)記錄過(guò)程中添加經(jīng)度、緯度、時(shí)間信息。

所述的SATA3固態(tài)硬盤(pán)陣列與FPGA主控單元之間采用加固接插件連接，帶有鎖緊功能，抗振動(dòng)、抗沖擊。

由上述技術(shù)方案可知，本發(fā)明通過(guò)采用FPGA控制SATA3固態(tài)硬盤(pán)陣列實(shí)現(xiàn)高速數(shù)據(jù)采集記錄，根據(jù)應(yīng)用需求，采用Camera Link、SDI、光纖通道和以太網(wǎng)協(xié)議等不同種類的數(shù)據(jù)輸入，輸入數(shù)據(jù)經(jīng)過(guò)接口轉(zhuǎn)換直接進(jìn)入數(shù)據(jù)緩存單元，在FPGA主控單元控制下，寫(xiě)入SATA3固態(tài)硬盤(pán)陣列中，輸出數(shù)據(jù)也支持Camera Link、SDI、光纖通道和以太網(wǎng)協(xié)議等不同種類輸出，具有以下有益效果：

1.記錄數(shù)據(jù)帶寬高，最高可達(dá)4GB/s，存儲(chǔ)容量易擴(kuò)展。