[發明專利]具有加速預取請求的獨立流水線的處理器高速緩存

有效

• 申請號: 201710278117.X
• 申請日: 2017-04-25
• 公開（公告）號: CN107038125B
• 公開（公告）日: 2020-11-24
• 發明（設計）人: 邸千力;李偉立
• 申請（專利權）人: 上海兆芯集成電路有限公司
• 主分類號: G06F12/0862
• 分類號: G06F12/0862;G06F9/38
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 錢大勇

1.一種用于處理器的高速緩存存儲器，包括：

一仲裁器，其在多個存儲器訪問請求之間進行仲裁，并提供所選擇的存儲器訪問請求；

一標簽陣列，其具有接收所述選擇的存儲器訪問請求的第一讀取端口，并且具有從預取器接收預取請求的第二讀取端口，其中所述標簽陣列對所選擇的存儲器訪問請求或所述預取請求所請求的數據是否存儲在相應的數據陣列中進行命中或未命中確定；

一請求隊列，具有第一寫入端口及第二寫入端口，其中所述第一寫入端口用于當所述選擇的存儲器訪問請求在所述標簽陣列中未命中時接收所述選擇的存儲器訪問請求，所述第二寫入端口用于當所述預取請求在所述標簽陣列中未命中時接收所述預取請求，其中所述第二讀取端口和所述第二寫入端口形成用于處理所述預取請求的第三信號路徑；

第一信號路徑，其中所述標簽陣列經由所述第一信號路徑與所述數據陣列的接口連接；以及

第二信號路徑，其中所述標簽陣列在所述選擇的存儲器訪問請求在所述標簽陣列中未命中的情況下經由所述第二信號路徑的接口連接所述請求隊列的所述第一寫入端口，

其中所述標簽陣列在所述預取請求在所述標簽陣列中未命中的情況下經由所述第三信號路徑的接口連接所述請求隊列的所述第二寫入端口。

2.一種用于處理器的高速緩存存儲器，包括：

一仲裁器，其在多個存儲器訪問請求之間進行仲裁，并提供所選擇的存儲器訪問請求；

標簽陣列，其包括具有接收所述選擇的存儲器訪問請求的第一讀取端口的第一標簽陣列，以及具有從預取器接收預取請求的第二讀取端口的虛擬標簽陣列，其中所述標簽陣列對所選擇的存儲器訪問請求或所述預取請求所請求的數據是否存儲在相應的數據陣列中進行命中或未命中確定；

一請求隊列，具有第一寫入端口及第二寫入端口，其中所述第一寫入端口用于當所述選擇的存儲器訪問請求在所述標簽陣列中未命中時接收所述選擇的存儲器訪問請求，所述第二寫入端口用于當所述預取請求在所述標簽陣列中未命中時接收所述預取請求，其中所述第二讀取端口和所述第二寫入端口形成用于處理所述預取請求的第三信號路徑；

第一信號路徑，其中所述第一標簽陣列經由所述第一信號路徑與所述數據陣列的接口連接；以及

第二信號路徑，其中所述第一標簽陣列在所述選擇的存儲器訪問請求在所述標簽陣列中未命中的情況下經由所述第二信號路徑的接口連接所述請求隊列的所述第一寫入端口；

其中所述虛擬標簽陣列在所述預取請求在所述虛擬標簽陣列中未命中的情況下經由所述第三信號路徑的接口連接所述請求隊列的所述第二寫入端口。

3.根據權利要求2所述的高速緩存存儲器，其中所述虛擬標簽陣列與所述第一標簽陣列分離，并且與所述第一標簽陣列以并行路徑提供。

4.根據權利要求2所述的高速緩存存儲器，其中所述虛擬標簽陣列存儲與存儲在所述數據陣列中的數據相對應的多個虛擬地址標簽。

5.根據權利要求2所述的高速緩存存儲器，其中所述虛擬標簽陣列包括多個讀取端口，用于并行地從所述預取器接收多個預取請求。