[發明專利]一種信號的時域和頻域分析系統

在審

• 申請號: 201710256409.3
• 申請日: 2017-04-19
• 公開（公告）號: CN106950885A
• 公開（公告）日: 2017-07-14
• 發明（設計）人: 葛青;張宏;趙曉云;葛良全;曾國強
• 申請（專利權）人: 成都理工大學
• 主分類號: G05B19/042
• 分類號: G05B19/042
• 代理公司: 北京天奇智新知識產權代理有限公司11340
• 代理人: 劉黎明

1.一種信號的時域和頻域分析系統，其特征在于，系統包括計算機、信號采集卡和MATLAB軟件，計算機通過USB接口電連接信號采集卡，計算機上安裝MATLAB軟件。

2.根據權利要求1所述的一種信號的時域和頻域分析系統，其特征在于，所述信號采集卡包括ADC電路、主控電路、通信電路、電源電路、按鍵開關電路和時鐘電路，通信電路電連接USB接口，通信電路電連接主控電路，主控電路電連接ADC電路；模擬信號由主控電路控制ADC電路進行采集并存儲到主控電路的存儲器中，數字信號直接由主控電路采集存儲。

3.根據權利要求1所述的一種信號的時域和頻域分析系統，其特征在于，所述MATLAB軟件的界面包括按鍵面板、數據顯示面板以及波形顯示三大模塊。

4.根據權利要求1所述的一種信號的時域和頻域分析系統，其特征在于，所述MATLAB軟件采用“圖形用戶界面設計工具(GUI)”設計界面，在MATLAB中控制計算機與采集卡的通信、對數據進行時域分析、頻域分析以及顯示采集信號的時域和頻域波形。

5.根據權利要求1所述的一種信號的時域和頻域分析系統，其特征在于，所述信號采集卡由計算機的USB接口提供5V電源，采集卡上的其他電路還需要3.3V、2.5V和1.2V電源。

6.根據權利要求2所述的一種信號的時域和頻域分析系統，其特征在于，所述ADC電路包括衰減偏移電路和采樣電路。

7.根據權利要求2所述的一種信號的時域和頻域分析系統，其特征在于，所述主控電路由Xilinx公司的FPGA芯片XC3S500E構建，以Xilinx公司提供的ISE 14.7為軟件平臺。

8.根據權利要求2所述的一種信號的時域和頻域分析系統，其特征在于，所述通信電路由CH341構建，為用于USB總線與串口進行轉換的轉接芯片，計算機的USB接口的D+和D-分別連接CH341的7腳和8腳，CH341的串行數據輸入腳(4腳)和串行數據輸出腳(3腳)分別連接FPGA的對應引腳。

9.根據權利要求2所述的一種信號的時域和頻域分析系統，其特征在于，所述電源電路通過穩壓芯片AMS1117-3.3、AMS1117-2.5、AMS1117-1.2對電壓進行轉換。

10.根據權利要求2所述的一種信號的時域和頻域分析系統，其特征在于，

所述按鍵開關電路外接一個按鍵和一個撥碼開關，撥碼開關用于選擇采集信號的類型，即采集信號是模擬信號還是數字信號，按鍵用于對采集卡進行復位；

時鐘電路采用50MHz有源晶振為系統提供時鐘，該時鐘在FPGA內分頻成需要的時鐘頻率。