[發明專利]一種三冗余1553B總線動態切換方法

有效

• 申請號: 201710245410.6
• 申請日: 2017-04-14
• 公開（公告）號: CN107347018B
• 公開（公告）日: 2019-12-20
• 發明（設計）人: 程亮;周如好;余薛浩;梁家誠;楊孔進;杜建峰;陳川
• 申請（專利權）人: 上海航天控制技術研究所
• 主分類號: H04L12/24
• 分類號: H04L12/24;H04L12/26;H04L12/40
• 代理公司: 11009 中國航天科技專利中心
• 代理人: 范曉毅

1.一種三冗余1553B總線動態切換方法，其特征在于，所述方法包括如下步驟：

步驟一：建立三機冗余總線網絡計算機系統架構；其中，三機冗余總線網絡計算機系統架構包括第一冗余模塊(10)、第二冗余模塊(11)和第三冗余模塊(12)；第一冗余模塊(10)包括第一CPU處理器(1)、第一邏輯處理與控制模塊(2)和第一總線芯片(3)，第二冗余模塊(11)包括第二CPU處理器(4)、第二邏輯處理與控制模塊(5)和第二總線芯片(6)，第三冗余模塊(12)包括第三CPU處理器(7)、第三邏輯處理與控制模塊(8)和第三總線芯片(9)，第一總線芯片(3)的A通道與總線A(13)相連接，第一總線芯片(3)的B通道與總線B(14)相連接，第二總線芯片(6)的A通道與總線A(13)相連接，第二總線芯片(6)的B通道與總線B(14)相連接，第三總線芯片(9)的A通道與總線A(13)相連接，第三總線芯片(9)的B通道與總線B(14)相連接；第一CPU處理器(1)分別與第一邏輯處理與控制模塊(2)、第二邏輯處理與控制模塊(5)和第三邏輯處理與控制模塊(8)相連接；第二CPU處理器(4)分別與第一邏輯處理與控制模塊(2)、第二邏輯處理與控制模塊(5)和第三邏輯處理與控制模塊(8)相連接；第三CPU處理器(7)分別與第一邏輯處理與控制模塊(2)、第二邏輯處理與控制模塊(5)和第三邏輯處理與控制模塊(8)相連接；第一總線芯片(3)分別與第一CPU處理器(1)、第一邏輯處理與控制模塊(2)相連接，第二總線芯片(6)分別與第二CPU處理器(4)、第二邏輯處理與控制模塊(5)相連接，第三總線芯片(9)分別與第三CPU處理器(7)、第三邏輯處理與控制模塊(8)相連接；

步驟二：基于步驟一建立的三機冗余總線網絡計算機系統架構，設計冗余總線的配置方法，默認總線A(13)通信作為主總線，計算機系統上電狀態默認第一冗余模塊(10)為當班機，第一總線芯片(3)配置為BC模式，第二總線芯片(6)和第三總線芯片(9)均配置為MT模式；

步驟三：第一冗余模塊(10)的第一CPU處理器(1)通過第一總線芯片(3)獲取總線消息內容，其中，總線消息內容包括總線命令字、數據內容、狀態字與塊狀態字信息，第一總線芯片(3)的A通道通過總線A(13)發送總線消息內容，第二總線芯片(6)和第三總線芯片(9)同步檢測總線上總線消息命令字、數據內容、狀態字與塊狀態字信息，然后第二冗余模塊(11)的第二CPU處理器(4)通過第二總線芯片(6)獲取總線消息內容，第三冗余模塊(12)的第三CPU處理器(7)通過第三總線芯片(9)獲取總線消息內容，第一冗余模塊(10)、第二冗余模塊(11)和第三冗余模塊(12)根據狀態字和塊狀態字信息的錯誤標識，表決當班機即第一冗余模塊(10)是否為第一故障，當當班機即第一冗余模塊(10)為第一故障時，當班機即第一冗余模塊(10)的A通道切換至B通道，當B通道故障時切換回A通道；當當班機即第一冗余模塊(10)的A通道和B通道連續一定時間通訊均異常時，則認為當班機即第一冗余模塊(10)為第二故障；其中，所述一定時間為20ms；

步驟四：第二CPU處理器(4)與第三CPU處理器(7)發送總線復位指令，控制第二邏輯處理與控制模塊(5)和第三邏輯處理與控制模塊(8)執行第一總線芯片(3)的復位電平信號，復位電平信號輸出至第一冗余模塊(10)的第一CPU處理器(1)及第一總線芯片(3)，第一冗余模塊(10)重啟后配置第一總線芯片(3)為MT模式，第二冗余模塊(11)的第二總線芯片(6)配置為BC模式，第三冗余模塊(12)的第三總線芯片(9)配置為MT模式，按照當班機切換原則重新組建一個BC模式和兩個MT模式的三冗余總線模式。

2.根據權利要求1所述的三冗余1553B總線動態切換方法，其特征在于：在步驟一中，第一總線芯片(3)的A通道通過第一耦合變壓器(31)與總線A(13)的第一耦合器(131)相連接，第一總線芯片(3)的B通道通過第二耦合變壓器(32)與總線B(14)的第二耦合器(141)相連接，第二總線芯片(6)的A通道通過第三耦合變壓器(61)與總線A(13)的第三耦合器(132)相連接，第二總線芯片(6)的B通道通過第四耦合變壓器(62)與總線B(14)的第四耦合器(142)相連接，第三總線芯片(9)的A通道通過第五耦合變壓器(91)與總線A(13)的第五耦合器(133)相連接，第三總線芯片(9)的B通道通過第六耦合變壓器(92)與總線B(14)的第六耦合器(143)相連接。