[發明專利]一種低電壓軌到軌運算跨導放大器

在審

• 申請號: 201710231294.2
• 申請日: 2017-04-11
• 公開（公告）號: CN107154786A
• 公開（公告）日: 2017-09-12
• 發明（設計）人: 陳超
• 申請（專利權）人: 東南大學
• 主分類號: H03F3/45
• 分類號: H03F3/45
• 代理公司: 南京經緯專利商標代理有限公司32200
• 代理人: 徐瑩

技術領域

本發明涉及一種低電壓軌到軌運算跨導放大器，屬于放大器的技術領域。

背景技術

隨著工藝尺寸的不斷縮小以及對低功耗的訴求，模擬集成電路的電源電壓不斷朝著更低的方向演變。設計者開始嘗試將電路工作在0.6V或更低電源電壓下。然而受到漏電流問題的制約，晶體管的閾值電壓沒有隨著特征尺寸持續降低而是穩定在350mV~450mV的量級，這給傳統的模擬電路設計帶來了巨大的挑戰。在模擬集成電路中，跨導放大器作為構成大多數反饋電路的核心模塊，其重要性不言而喻。

在低電壓應用場合，為了在局促的電源電壓下榨取出盡可能大的電壓擺幅，需要對放大器實現軌到軌的輸入/輸出。當電源電壓接近閾值電壓，傳統的差分對結構很難保持尾電流源的恒定。同時，較低的電源電壓也限制了互補輸入級對共模電壓變化的銜接效果。

發明內容

本發明所要解決的技術問題在于克服現有技術的不足，提供一種低電壓軌到軌運算跨導放大器，解決傳統的差分對結構很難保持尾電流源的恒定。同時，較低的電源電壓也限制了互補輸入級對共模電壓變化的銜接效果的問題，本發明的放大器結構使用互補差分對，并利用主從輸入級箝位尾電流。

本發明具體采用以下技術方案解決上述技術問題：

一種低電壓軌到軌運算跨導放大器，包括輸入級和輸出級，所述輸入級為由帶尾電流源的NMOS差分跨導級與帶尾電流源的PMOS差分跨導級組成的互補的主從差分放大器，及輸出級為折疊結構的共源放大器；所述互補主從差分放大器的輸出電流分別注入至共柵管的源漏極進行疊加，并經轉換為第一級電壓輸出；所述輸出級的共源放大器放大第一級輸出信號并輸出。

進一步地，作為本發明的一種優選技術方案，所述帶尾電流源的NMOS差分跨導級包括：由三個NMOS管組成的從級NMOS差分對，及由三個NMOS管和一個PMOS管組成的主級NMOS差分對。

進一步地，作為本發明的一種優選技術方案，所述帶尾電流源的PMOS差分跨導級包括：由三個PMOS管組成的從級PMOS管差分對，及由三個PMOS管和一個NMOS管組成的主級PMOS管差分對。

進一步地，作為本發明的一種優選技術方案，所述互補的主從差分放大器具體包括：第二PMOS管P2、第四NMOS管N4、第五NMOS管N5、第二NMOS管N2、第六NMOS管N6、第七NMOS管N7、第三NMOS管N3、第五PMOS管P5、第六PMOS管P6、第七PMOS管P7、第八PMOS管P8、第九PMOS管P9、第十PMOS管P10、第十二NMOS管N12，其中：

所述第二PMOS管P2的柵極接第一偏置電壓Vb1，及其源極接電源且漏極接第二NMOS管N2的柵極；第四NMOS管N4的漏極接第二NMOS管N2的柵極，及第四NMOS管N4的柵極接輸入電壓負極且源極接第二NMOS管N2的漏極；第五NMOS管N5的漏極接N2的柵極，所述第五NMOS管N5的柵極接輸入電壓正極且其源極接第二NMOS管N2的漏極，第二NMOS管N2的源極接地；第三NMOS管N3的柵極接第二NMOS管N2的N2的柵極，及第三NMOS管N3的源極接地且其漏極接第六NMOS管N6的源極；所述第六NMOS管N6的柵極接輸入電壓正極，且及漏極接第三PMOS管P3的漏極；第七NMOS管N7的源極接第三NMOS管N3的漏極，及第七NMOS管N7的柵極接輸入電壓負極且其漏極接第四PMOS管P4的漏極；第五PMOS管P5的源極接電源，及第五PMOS管P5的柵極接第十二NMOS管N12的漏極，且第五PMOS管P5漏極接第七PMOS管P7的源極；所述第七PMOS管P7的柵極接輸入電壓負極，及其漏極接地第九NMOS管N9的漏極；所述第八PMOS管P8的源極接第五PMOS管P5的漏極，及第八PMOS管P8的柵極接輸入電壓正極，且第八PMOS管P8的漏極接第八NMOS管N8的漏極；第六PMOS管P6的源極接電源，及第六PMOS管P6的柵極接第十二NMOS管N12的漏極，第六PMOS管P6的漏極接第九PMOS管P9的源極；第九PMOS管P9的柵極接輸入電壓正極，及第九PMOS管P9的漏極接第十二NMOS管N12的漏極；第十PMOS管P10的源極接第六PMOS管P6的漏極；第十PMOS管P10的柵極接輸入電壓負極，及第十PMOS管P10的漏極接第十二NMOS管N12的漏極；所述第十二NMOS管N12的柵極接第二偏置電壓Vb2，且第十二NMOS管N12的源極接地。