[發明專利]用于非平面半導體器件架構的精密電阻器

有效

• 申請號: 201710228504.2
• 申請日: 2013-06-18
• 公開（公告）號: CN107256858B
• 公開（公告）日: 2020-11-10
• 發明（設計）人: J-Y·D·葉;P·J·范德沃爾;W·M·哈菲茲;C-H·簡;C·蔡;J·樸
• 申請（專利權）人: 英特爾公司
• 主分類號: H01L23/64
• 分類號: H01L23/64;H01L21/8234;H01L27/06
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 陳松濤;王英

本發明描述了用于非平面半導體器件架構的精密電阻器。在第一示例中，半導體結構包括設置在襯底上方的第一半導體鰭狀物和第二半導體鰭狀物。電阻器結構設置在所述第一半導體鰭狀物上方，但不設置在所述第二半導體鰭狀物上方。晶體管結構由所述第二半導體鰭狀物形成，但不由所述第一半導體鰭狀物形成。在第二示例中，半導體結構包括設置在襯底上方的第一半導體鰭狀物和第二半導體鰭狀物。隔離區設置在所述襯底上方、位于所述第一半導體鰭狀物和所述第二半導體鰭狀物之間、并且位于小于所述第一半導體鰭狀物和所述第二半導體鰭狀物的高度處。電阻器結構設置在所述隔離區上方，但不設置在所述第一半導體鰭狀物和所述第二半導體鰭狀物上方。第一晶體管結構和第二晶體管結構分別由所述第一半導體鰭狀物和所述第二半導體鰭狀物形成。

本申請為分案申請，其原申請的申請日是2013年6月18日，申請號為201380042912.9，發明名稱為“用于非平面半導體器件架構的精密電阻器”。

技術領域

本發明的實施例涉及半導體器件和處理領域，并且具體而言，涉及用于非平面半導體器件架構的精密電阻器。

背景技術

在過去的幾十年里，集成電路中的特征的縮放已經是不斷成長的半導體工業背后的驅動力。縮放到越來越小的特征使得能夠增大半導體芯片的有效不動產上的功能單元的密度。例如，縮小晶體管尺寸允許芯片上包含的存儲器或邏輯設備的數量增加，實現具有更大的容量的產品的制造。然而，對于越來越大容量的驅動并不是沒有問題。對每個器件的性能進行最優化的必要性變得越發顯著。

在集成電路器件的制造中，多柵極晶體管(例如三柵極晶體管)已經隨著器件尺寸不斷縮小而變得更普遍。在常規工藝中，通常在體硅襯底或絕緣體上硅襯底上制造三柵極晶體管。在一些實例中，由于體硅襯底的較低成本并且因為它們使能較不復雜的三柵極制造工藝，所以體硅襯底是優選的。在其它實例中，由于三柵極晶體管的改進的短溝道特性，絕緣體上硅襯底是優選的。

然而，縮放多柵極晶體管并非沒有結果。由于減小了微電子電路的這些基本構建塊的尺寸，并且由于增加了在給定區域中制造的基本構建塊的絕對數量，因此已經增加了對在有源器件中包括無源特征的約束。

附圖說明

圖1A示出了根據本發明的實施例的用于非平面半導體器件架構的精密電阻器的頂角視圖和截面視圖。

圖1B示出了根據本發明的另一個實施例的用于非平面半導體器件架構的精密電阻器的截面視圖。

圖2A-2K示出了根據本發明的實施例的表示在制造用于非平面半導體器件架構的精密電阻器的方法中的各種操作的截面視圖。

圖3A-3K示出了根據本發明的實施例的表示在制造用于非平面半導體器件架構的精密電阻器的另一種方法中的各種操作的截面視圖。

圖4A-4L示出了根據本發明的實施例的表示在制造用于非平面半導體器件架構的精密電阻器的另一種方法中的各種操作的截面視圖。

圖5A-5F示出了根據本發明的實施例的表示在制造用于非平面半導體器件架構的精密電阻器的另一種方法中的各種操作的截面視圖。

圖6A-6L示出了根據本發明的實施例的表示在制造用于非平面半導體器件架構的精密電阻器的另一種方法中的各種操作的截面視圖。

圖7是根據本發明的實施例的被提供用于展示目前所描述的精密電阻器相對于它們的鎢溝槽對應物的變化的圖表。

圖8示出了根據本發明的一種實施方式的計算設備。

具體實施方式