[發明專利]一種電力電子器件的板級埋入封裝結構及封裝方法

在審

• 申請號: 201710210703.0
• 申請日: 2017-03-31
• 公開（公告）號: CN106876345A
• 公開（公告）日: 2017-06-20
• 發明（設計）人: 侯峰澤;郭學平;周云燕
• 申請（專利權）人: 華進半導體封裝先導技術研發中心有限公司
• 主分類號: H01L23/31
• 分類號: H01L23/31;H01L23/488;H01L21/60;H01L21/56
• 代理公司: 北京品源專利代理有限公司11332
• 代理人: 孟金喆,胡彬

技術領域

本發明涉及封裝技術領域，具體涉及一種電力電子器件的板級埋入封裝結構及封裝方法。

背景技術

隨著半導體制造工藝的進步，對電力電子設備容量增大的需求以及對電力電子器件的性能和功率要求也越來越高，由此產生了耐高壓、大功率的電力電子器件。大功率電力電子器件具有耐壓高、電流大、開關頻率高、動態壓降小等優越性能，越來越多地被應用到各類大中功率電力變換裝置中，成為現代電力電子技術的主導器件。

大功率電力電子器件也在致力于高可靠性、高效率和低功耗，其中，大功率電力電子器件低功耗的方向之一是減少由于芯片封裝所帶來的開關損耗。對于大功率電力電子器件，目前采用的封裝方法包括雙側引腳扁平封裝(Dual Flat Package，DFP)、雙列直插式封裝(Dual In-line Package，DIP)或者四側引腳扁平封裝(Quad Flat Package with Bumper，BQFP)等，并采用傳統的引線鍵合方式，即使用細金屬線，利用熱、壓力、超聲波能量為使金屬引線與基板焊盤緊密焊合，實現芯片與基板間的電氣互連和芯片間的信息互通。

但是隨著大功率電力電子器件芯片耐壓和功率增大，要求引腳間所能承受的耐壓越來越高，采用傳統封裝方法的大功率電力電子器件，在高開關頻率下其集成參數較大，所帶來的功耗問題也越來越顯著。此外，芯片產生的熱量很難從封裝結構中傳導出去，其散熱問題也亟待解決。

發明內容

有鑒于此，本發明實施例提供一種電力電子器件的板級埋入封裝結構及封裝方法，以解決現有技術中大功率電力電子器件在高開關頻率下的損耗和散熱問題。

一方面，本發明實施例提供了一種電力電子器件的板級埋入封裝結構，包括：芯片載體和芯片，芯片的背面與芯片載體的表面鍵合，芯片的正面具有至少兩個電極；

芯片載體的表面上還壓合有第一半固化片，第一半固化片與芯片對應位置具有第一開孔以露出芯片；

第一半固化片上壓合有芯板，芯板與芯片對應位置具有第二開孔以露出芯片；

芯片和芯板上壓合有第二半固化片，第二半固化片的對應電極的區域具有第三開孔以露出芯片的電極；

芯片上依次形成有再布線層和阻焊層。

可選地，芯片的背面與芯片載體鍵合的方式包括共晶焊、燒結銀或高導熱膠涂覆。

可選地，芯片和芯板之間的空隙內填充有第二半固化片。

可選地，芯片載體包括金屬載體、陶瓷載體和高導熱復合載體。

可選地，芯片為平面型電力電子器件。

另一方面，本發明實施例提供了一種電力電子器件的板級埋入封裝方法，包括：

提供一芯片載體和多個芯片，芯片的背面與芯片載體鍵合，并在芯片載體上形成芯片陣列，每個芯片的正面具有至少兩個電極；

將具有第一開孔圖案的第一半固化片壓合到芯片載體上，第一半固化片的第一開孔圖案與芯片陣列對應以露出芯片陣列；

將具有第二開孔圖案的芯板壓合到第一半固化片上，芯板的第二開孔圖案與芯片陣列對應以露出芯片陣列；

在芯片陣列和芯板上壓合第二半固化片，并在第二半固化片的對應電極的區域制作第三開孔圖案以露出芯片的電極；

在芯片陣列上依次形成再布線層和阻焊層；

切割以形成多個無引線的板級埋入封裝結構。

可選地，芯片的背面與芯片載體鍵合，包括：

芯片的背面通過共晶焊、燒結銀或高導熱膠涂覆與芯片載體鍵合。

可選地，在芯片陣列和芯板上壓合第二半固化片，包括：

在芯片陣列和芯板上壓合所述第二半固化片，對第二半固化片加熱以填充滿芯片與芯板之間的空隙。

可選地，芯片為平面型電力電子器件。

可選地，芯片載體包括金屬載體、陶瓷載體和高導熱復合載體。