[發(fā)明專利]一種III-V CMOS型高電子遷移率晶體管

有效

• 申請?zhí)枺?/td>: 201710193483.5
• 申請日: 2017-03-28
• 公開（公告）號: CN106898609B
• 公開（公告）日: 2019-07-19
• 發(fā)明（設(shè)計(jì)）人: 黎明
• 申請（專利權(quán)）人: 成都海威華芯科技有限公司
• 主分類號: H01L27/085
• 分類號: H01L27/085;H01L29/06;H01L29/205;H01L29/778
• 代理公司: 成都華風(fēng)專利事務(wù)所(普通合伙) 51223
• 代理人: 徐豐

1.一種III-V CMOS型高電子遷移率晶體管，其特征在于，包括P溝道晶體管和n溝道晶體管；P溝道晶體管在硅襯底上依次外延生長第一GaAsSb緩沖層、GaSb溝道層及AlGaSb勢壘層，AlGaSb勢壘層上方生長第一GaSb帽層和第二GaSb帽層，所述GaSb溝道層與AlGaSb勢壘層形成二維空穴氣；所述第一GaSb帽層上形成有第一漏極，且AlGaSb勢壘層上形成有第一柵極，第二GaSb帽層上形成有第一源極；n溝道晶體管在所述第二GaSb帽層上依次外延生長第二GaAsSb緩沖層、InGaAs溝道層及In_XAl_1-XAs勢壘層，In_XAl_1-XAs勢壘層上方生長第一In_XGa_1-XAs帽層和第二In_XGa_1-XAs帽層，所述InGaAs溝道層與In_XAl_1-XAs勢壘層形成二維空穴氣，且第一In_XGa_1-XAs帽層上形成有第二源極，In_XAl_1-XAs勢壘層上形成有第二柵極，第二In_XGa_1-XAs帽層上形成有第二漏極；

所述第一GaAsSb緩沖層為梯度結(jié)構(gòu)，As的含量從1逐步降為0，厚度為400～800nm。

2.根據(jù)權(quán)利要求1所述的III-V CMOS型高電子遷移率晶體管，其特征在于，所述硅襯底為p型Si襯底。

3.根據(jù)權(quán)利要求1所述的III-V CMOS型高電子遷移率晶體管，其特征在于，所述GaSb溝道層不摻雜，厚度為50～100nm。

4.根據(jù)權(quán)利要求1所述的III-V CMOS型高電子遷移率晶體管，其特征在于，所述AlGaSb勢壘層厚度為20nm，Al含量小于30％，采用p型摻雜，體摻雜材料為Be、C或Mg，摻雜劑量為1×10¹⁸cm^-3～3×10¹⁸cm^-3。

5.根據(jù)權(quán)利要求1所述的III-V CMOS型高電子遷移率晶體管，其特征在于，所述第一GaSb帽層和第二GaSb帽層的厚度為15～40nm，采用n型摻雜，體摻雜材料為Be、C或Mg，摻雜劑量為5×10¹⁸cm^-3～2×10¹⁹cm^-3。

6.根據(jù)權(quán)利要求1所述的III-V CMOS型高電子遷移率晶體管，其特征在于，所述第二GaAsSb緩沖層為梯度結(jié)構(gòu)，材料包括GaAs，所述第二GaAsSb緩沖層于650℃高溫生長，不摻雜，厚度為400～800nm。

7.根據(jù)權(quán)利要求3-6任一權(quán)項(xiàng)所述的III-V CMOS型高電子遷移率晶體管，其特征在于，所述InGaAs溝道層不摻雜，厚度為50～100nm。

8.根據(jù)權(quán)利要求3-6任一權(quán)項(xiàng)所述的III-V CMOS型高電子遷移率晶體管，其特征在于，所述In_XAl_1-XAs勢壘層的厚度為In組分x＝0～0.53。

9.根據(jù)權(quán)利要求3-6任一權(quán)項(xiàng)所述的III-V CMOS型高電子遷移率晶體管，其特征在于，所述第一In_XGa_1-XAs帽層和第二In_XGa_1-XAs帽層的厚度為In組分x＝0～0.52，采用n型摻雜，摻雜Si的劑量為5×10¹⁸cm^-3～2×10¹⁹cm^-3。