[發明專利]半導體裝置

有效

• 申請號: 201710171555.6
• 申請日: 2017-03-22
• 公開（公告）號: CN107229543B
• 公開（公告）日: 2022-04-22
• 發明（設計）人: 鈴木慎一
• 申請（專利權）人: 瑞薩電子株式會社
• 主分類號: G06F11/22
• 分類號: G06F11/22;G04D7/00
• 代理公司: 中國貿促會專利商標事務所有限公司 11038
• 代理人: 歐陽帆

1.一種半導體裝置，包括：

第一計時器，包括第一計數器以及執行與布置在所述半導體裝置外部的外部設備的時間的時間同步；

第二計時器，包括第二計數器；以及

控制器，包括CPU，以及將所述第一計數器的計數值與所述第二計數器的計數值進行比較并且基于比較結果檢測所述第二計時器的失靈，

其中所述第一計時器根據網絡上的時間同步協議PTP執行時間同步并且將所述第一計數器的所述計數值調節至所述外部設備的時間，以及

其中所述控制器利用所述第一計時器基于所述時間同步生成的中斷讀出所述第一計數器的所述計數值和所述第二計數器的所述計數值，基于所讀出的計數值得到所述第一計數器與所述第二計數器之間的計數器差，以及當所述計數器差大于第一預定值時判定所述第二計時器發生失靈。

2.根據權利要求1所述的半導體裝置，

其中當所述第一計數器的所述計數值已經與第二預定值匹配時，所述第一計時器生成所述中斷，以及

其中所述第二計數器基于所述中斷開始計數以及基于在先前生成的中斷之后生成的中斷停止計數。

3.根據權利要求1所述的半導體裝置，還包括：

I/O端口，

其中所述第一計時器基于所述第一計數器的所述計數值生成脈沖寬度調制信號，

其中所述I/O端口將所述脈沖寬度調制信號輸出至所述半導體裝置的外部，以及

其中所述第一計時器從所述外部設備接收同步命令并且在所述第一計時器與所述外部設備之間的時間差已經被更新時生成所述中斷。

4.根據權利要求1所述的半導體裝置，

其中，根據PTP選擇在一件設備或者多件設備中的具有最精確時鐘信號的設備的時間作為布置在所述半導體裝置外部的所述外部設備的時間。

5.根據權利要求1所述的半導體裝置，

其中所述第一預定值包括固定誤差。

6.根據權利要求5所述的半導體裝置，

其中基于充當所述第二計時器的振蕩源的振蕩器的精度和所述CPU的中斷處理周期來設定所述第一預定值。

7.根據權利要求1所述的半導體裝置，

其中當所述第二計數器溢出時，將溢出值與所讀出的所述第二計數器的計數值相加。

8.根據權利要求1所述的半導體裝置，

其中所述第二計時器包括多個計數器，通過將所述計數器級聯地耦合在一起配置一個計數器以及由此增大溢出值。

9.一種半導體裝置，包括：

第一計時器，包括第一計數器和脈沖輸出計時器以及執行與布置在所述半導體裝置外部的外部設備的時間的時間同步；

第二計時器，包括第二計數器、第三計數器和第四計數器；

第一I/O端口，輸出由所述脈沖輸出計時器生成的第一脈沖；

第二I/O端口，輸出基于所述第二計數器的計數生成的第二脈沖；

第三I/O端口，輸入從所述第一I/O端口輸出的所述第一脈沖；

第四I/O端口，輸入從所述第二I/O端口輸出的所述第二脈沖；以及

控制器，包括CPU，

其中所述第三計數器對從所述第三I/O端口輸入的所述第一脈沖的脈沖寬度進行計數，

其中所述第四計數器對從所述第四I/O端口輸入的所述第二脈沖的脈沖寬度進行計數，以及

其中所述控制器將所述第三計數器的計數值與所述第四計數器的計數值進行比較并且基于比較結果檢測所述第二計時器的失靈。

10.根據權利要求9所述的半導體裝置，

其中所述第一計時器根據網絡上的時間同步協議PTP執行時間同步以及將所述第一計數器指示的時間調節至所述外部設備的時間。