[發明專利]可編程輸出擺率的運算放大器

在審

• 申請號: 201710156414.7
• 申請日: 2017-03-16
• 公開（公告）號: CN106961255A
• 公開（公告）日: 2017-07-18
• 發明（設計）人: 束慶冉;葉茂;趙毅強;夏顯召;解嘯天
• 申請（專利權）人: 天津大學
• 主分類號: H03F3/45
• 分類號: H03F3/45
• 代理公司: 天津市北洋有限責任專利代理事務所12201
• 代理人: 劉國威

技術領域

本發明涉及電子器件，尤其涉及其中的運算放大器，具體講,涉及可編程輸出擺率的運算放大器。

背景技術

運算放大器在實際電路設計中應用極為廣泛，通常結合反饋網絡共同組成某種功能模塊，它是一種帶有特殊耦合電路及反饋的放大器。在音、視頻信號的采集、處理以及通信系統的應用，要求運放單位增益帶寬大、壓擺率高、建立時間短。近年來，隨著電路系統后端組件的性能顯著提升，位居信號鏈前端的運放為了與之相匹配，避免拖累信號鏈的整體性能，越來越傾向于向高速化的方向發展，高壓擺率是高速運放的主要特征之一。同時目前隨著SOC(System On Chip)的集成度與性能的不斷發展，對芯片的功耗要求越來越高，電路中的電流過高會使產品的壽命和可靠性降低。一般來說，壓擺率高的運放，其工作電流也越大，即耗電也越大。

在高速運放設計過程中，大信號快速充放電特性便成為了一個必須重點考慮的關鍵因素，其衡量指標稱之為擺率(Slew-Rate，SR)。通常運放的擺率受限于負載電容大小C_L以及運放所能提供的最大充放電電流大小I_max：

因此在實際設計過程中在負載固定的情況下輸出擺率越高的運放則要求電路的最大充放電電流越大，運放對負載的最大充放電電流通常為運放的偏置電流，其大小主要決定了運放的工作電流，即運放整體功耗。在傳統的運放設計過程中提供偏至電流的MOS參數通常設定之后便不可改變，即其提供的最大充放電電流為固定值，不可根據實際需求進行調節，過小的電流會導致運放速度過低，過大的電流會導致功耗過高。對于需要不同充放電電流的運放需要對其內部參數進行重新設計，運放的通用性和靈活性較低。為提高運放對負載沖放電能力的靈活性，本文基于傳統運放設計了一種可編程擺率的運放設計，可根據實際驅動能力以及系統速度需求進行自主調節。

參考文獻：

1、《大電容負載下的高速、低功耗動態擺率增強電路研究》葉珍華，楊海鋼，李凡陽，程小燕，尹韜，劉飛；微電子學與計算機，2012年第29卷第12期。

2、Phillip E.A，Douglas R.H.CMOS Analog Circuit Design[M].New York：OXRORD UNIVERSITY PRESS，2011。

發明內容

為克服現有技術的不足，本發明旨在通過對運放的偏置電流編程可調實現其可編程擺率設計，提高運放的靈活性和通用性。本發明采用的技術方案是，可編程輸出擺率的運算放大器，可編程輸出擺率的運算放大器，由放大三極管及偏置電路構成，偏置電路中偏置MOS管采用多個MOS管實現，每個MOS管的導通與否取決于其控制開關，不同開關導通組合實現總的偏置電流的改變從而實現運放輸出擺率的可編程變化。

輸出階躍響應為：

式中，u(t)為單位階躍信號，V₀為輸入階躍信號的幅值，A為運放的開環增益，R_out為運放輸出電阻，R₁和R₂為串接在運放輸出端與地之間的電阻，C_L為負載。

本發明的特點及有益效果是：

運算放大器在實際電路設計中應用極為廣泛，通常結合反饋網絡共同組成某種功能模塊，在大信號處理電路中，對擺率的要求均比較高，傳統的運放輸出擺率均為固定值，運用的場合變化時需要對運放進行重新設計，靈活性較低，本文設計的可編程輸出擺率運放可實現運放擺率編程可調，根據實際應用情況并結合功耗的要求選擇擺率的大小，具有很強的靈活性和通用性。

附圖說明：

圖1典型運放應用電路。

圖2CMOS運放整體應用電路。

圖3可編程開關設計。

圖4整體可編程輸出擺率的運放設計。

具體實施方式

本發明通過改進傳統運算放大器，實現運放輸出壓擺率編程可調，提高運放使用的通用性和靈活性，可以根據實際應用中對運放功耗和速度的需求進行編碼設置。

反饋電路中使用的運放會表現出一種“轉換”的大信號特性，圖1為典型帶有反饋網絡的運放應用電路結構，R₁和R₂組成反饋網絡，C_L為負載，對于小的階躍輸入信號，其輸出階躍響應為：

式中，u(t)為單位階躍信號，V₀為輸入階躍信號的幅值，A為運放的開環增益，R_out為運放輸出電阻。上式表明輸出信號的擺率正比于輸出的最終值，這種響應類型稱為線性穩定，主要原因為輸入階躍信號較小，運放還沒有表現出“轉換”的大信號特性。當輸入的幅值增加，實際運放電路的階躍響應開始偏離式(2)，對于大的輸入階躍信號，輸出表現出不變斜率的線性斜坡。圖2為用CMOS運放電路代替圖1中的運放模型的整體電路，當輸入階躍信號較小時圖中各MOS管工作在飽和區，可以正常實現信號的放大，當輸入信號增大到使的M₁吸收I_SS的全部電流，因而關斷M₂，結果產生斜率等于I_SS/C_L的斜坡輸出。只要M₂維持關斷，反饋環路就被斷開，因此，對C_L的充電電流是保持不變的，而且該電流與輸入電平的高低無關，即輸出信號的擺率始終為I_SS/C_L。偏置電流I_SS同時決定了整個運放的功耗，因此電路需要獲得較大的輸出擺率則其運放整體功耗會較大，在處理大信號的高速電路中需要著重考慮信號的輸出擺率。由擺率公式可得在負載固定時輸出擺率的大小主要由運放的偏置電流決定，因此可以通過改變運放的偏置電流改變運放的輸出擺率。通常運放的偏置電流是由基準電流源經過鏡像后得到的，可以通過編程可控改變運放的偏置電流從而實現可編程輸出擺率的運放設計，圖3為采用開關實現可編程偏置電流方法。采用開關控制將偏置MOS管分別采用多個MOS管實現，每個MOS管的導通與否取決于其控制開關，不同開關導通組合實現總的偏置電流的改變從而實現運放輸出擺率的可編程變化。圖4為整體可編程輸出擺率的運放設計，開關采用簡單的MOS管實現，整個電路的設計實現了運放輸出擺率可編程變化。