[發明專利]基于DSP和CPLD的機載總線通信控制方法

有效

• 申請號: 201710148707.0
• 申請日: 2017-03-14
• 公開（公告）號: CN106940544B
• 公開（公告）日: 2019-03-26
• 發明（設計）人: 相征;李聃;任鵬;劉明輝
• 申請（專利權）人: 西安電子科技大學
• 主分類號: G05B19/042
• 分類號: G05B19/042
• 代理公司: 陜西電子工業專利中心 61205
• 代理人: 田文英;王品華

一種基于DSP和CPLD的機載總線通信控制方法，主要解決現有機載總線通信控制方法浪費輸入輸出I/O資源且實時性較差的問題。本發明方法實現步驟包括：(1)開機；(2)接收上位機數據；(3)解析數據中的命令字；(4)判斷命令字類型；(5)檢測DSP基本功能；(6)判斷DSP的基本功能是否達標；(7)輸出控制信號；(8)發送檢測數據幀；(9)發出自檢測故障警報；(10)關機；(11)采集周期性數據；(12)判斷平均值是否滿足正常工作標準；(13)輸出控制信號；(14)發送工作數據幀；(15)發出工作故障警報；(16)關機。本發明具有節約輸入輸出I/O資源和實時性好的優點，適用于機載總線通信控制系統。

技術領域

本發明屬于通信技術領域，更進一步涉及機載總線通信控制技術領域中的一種基于數字信號處理器DSP(Digital Signal Processor)和復雜可編程邏輯器件CPLD(ComplexProgrammable Logic Device)的機載總線通信控制方法。本發明可用于各飛機機型的總線通信系統中，實現數字式信息傳輸系統通信標準ARINC429(美國航空電子工程委員會Airlines Engineering Committee提出的數字式信息傳輸系統通信標準)數據的收發和控制。

背景技術

未來的機載總線通信控制系統對可靠性的要求將會更高，需要提供更好的實時性和更高的準確性，因此如何在保證實時性的前提下提高準確性、并節約有限的輸入輸出I/O(Input/Output)資源成為了一個備受關注的問題。以數字信號處理器DSP為主處理器的總線通信系統用于采集各機載模塊如電源配電器等的實時狀態及故障數據，組成相應的數據幀后與上位機進行交互通信。而相應的以數字信號處理器DSP為主處理器的總線通信控制系統，就是對相關模塊及通信的工作方式進行控制。由于以數字信號處理器DSP為主處理器的總線通信系統處理速度快、成本低、實時性好，因此成為了機載總線通信控制領域中的研究熱點之一。

北京航空航天大學在其提出的專利申請文獻“一種基于DSP和CPLD開發的多路ARINC429數據收發電路結構”(申請日:2014年3月25日，申請號：201410113491.0，公開號：CN103823785A)中提出了一種基于數字信號處理器DSP和復雜可編程邏輯器件CPLD開發的多路ARINC429數據收發電路的控制方法。該方法中的ARINC429總線收發芯片的數據端與數字信號處理器DSP連接，控制端與可編程邏輯器件CPLD連接，數字信號處理器DSP電路向由可編程邏輯器件CPLD芯片編程實現的寄存器發送控制指令來實現對多組ARINC429總線收發芯片的控制，并通過在數字信號處理器DSP芯片中的軟件編程實現ARINC429數據的接收解碼和發送編碼。該方法存在的不足之處是：機載總線通信控制系統需采集的離散信號非常多，加之采用的數字信號處理器DSP芯片為德州儀器TI(Texas Instrument)公司的TMS320F28335，該芯片無外部擴展接口XINTF(External Interface)，因此輸入輸出I/O資源非常有限，這種方法大大浪費了數字信號處理器DSP的輸入輸出I/O資源。

張朝等學者在其發表的學術論文“基于DSP與FPGA的ARINC429總線收發系統設計”(科技創新導報，2013，NO31)中提出了一種基于數字信號處理器DSP和現場可編程門列陣FPGA(Field-Programmable Gate Array)的ARINC429總線收發系統的控制方法。該方法采用總線接口電路HS-3282芯片和總線驅動電路HS-3182芯片作為ARINC429通信芯片，該方法直接用可編程門列陣FPGA芯片編程對通信芯片進行工作方式切換和控制。該方法存在的不足之處是：用可編程門列陣FPGA芯片編程對通信芯片進行工作方式切換和控制的方式實時性較差，不能與主控數字信號處理器DSP芯片達到完全的時間同步，且可編程門列陣FPGA芯片造價高。

發明內容