[發明專利]用于比較器中的電路

有效

• 申請號: 201710141725.6
• 申請日: 2017-03-10
• 公開（公告）號: CN107181475B
• 公開（公告）日: 2022-05-27
• 發明（設計）人: 揚·朱索·德迪克;普拉布·阿斯溫·哈羅德·雷貝洛;約翰·詹姆斯·當松
• 申請（專利權）人: 株式會社索思未來
• 主分類號: H03K5/24
• 分類號: H03K5/24;H03M1/12;H03M1/46
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 王萍;李春暉

本文公開了用于比較器中用以捕獲第一輸入信號與第二輸入信號的幅值之間的差的電荷模式電路，該電路包括：尾節點，其被配置為在捕獲操作期間接收電荷包；第一節點和第二節點，其能夠沿著相應的第一路徑和第二路徑導電地連接至所述尾節點；以及控制電路，其被配置為在捕獲操作期間基于第一輸入信號和第二輸入信號來控制尾節點與第一節點和第二節點之間的這樣的連接，使得根據第一輸入信號的幅值與第二輸入信號的幅值之間的差將電荷包在第一路徑與第二路徑之間進行劃分。

技術領域

本發明涉及用于捕獲兩個輸入信號之間的差(例如其幅值之間的差)的電路。例如，這樣的幅值可以是在輸入電壓信號的情況下的電壓電平。這樣的電路可以用于比較器中。

背景技術

比較器通常將兩個電壓或電流進行比較，并輸出指示兩個電壓或電流中的哪一個較大(或較小)的信號。比較器，尤其是時鐘控制比較器通常用于ADC(模擬至數字轉換器)和存儲器電路中。

例如，逐次逼近寄存器(SAR)ADC通常在其每個子轉換操作中使用比較器。逐次逼近轉換可以被認為是由一系列子轉換操作組成的轉換處理的一個示例。這樣的ADC電路(混合信號電路)可以具有特定用途，例如作為在EP-A1-2211468中公開的采樣電路中的路徑的端部處使用的ADC電路(子ADC單元)。

應當理解，在這樣的ADC電路中的比較器(及其電路)的應用僅僅是一個示例應用，并且本文公開的電路通常可以應用于比較器中或者實際上通常可以應用在用于捕獲或測量或放大兩個輸入信號之間的幅值差的電路中。

因此，作為背景，為了探索本發明的電路在ADC電路中的應用，現在將考慮在EP-A1-2211468中公開的采樣電路的各方面。

圖1是可以應用本發明的模擬至數字電路40的示意圖。電路40包括采樣器42、作為示例時鐘信號發生器的電壓控制振蕩器(VCO)44、解復用器46、ADC組48、數字單元50和校準單元52。

采樣器42被配置為執行四路或四相時間交替，以便通過電流導引將輸入電流I_IN劃分成四個時間交替的采樣流A至D。為此，VCO 44是可操作用于輸出彼此之間相位差為90°的四個時鐘信號(例如，作為四個升余弦信號)的正交VCO。VCO 44可以例如是共享的16GHz正交VCO，以使電路40能夠具有64GS/s的總采樣率。

如圖1所示，流A至流D中的每個包括串聯在一起的解復用器46和ADC組48。采樣器42以電流模式操作，因此流A至流D實際上是源自(并且一起組成)輸入電流I_IN的四個時間交替的電流脈沖流，每個流的采樣率為總采樣率的四分之一。繼續64GS/s的示例總采樣率，流A至流D中的每個的采樣率可以為16GS/s。

作為示例，聚焦于流A，電流脈沖流首先由n路解復用器46解復用。解復用器46是電流導引解復用器，并且其執行與采樣器42類似的功能，將流A劃分成n個時間交替的流。

從解復用器46輸出的n個流傳遞到包含n個ADC子單元的ADC組48，每個ADC子單元可操作用于將其輸入脈沖流轉換為數字信號，例如轉換為8位數字值。因此，n個數字流從ADC組48傳遞到數字單元50。

流B、流C和流D與流A類似地操作，因此省略重復描述。如果n＝80，則電路40可以被認為包括在四個ADC組48之間劃分的320個ADC子單元。

校準單元52被連接成從數字單元50接收一個或更多個信號，并且基于該信號來確定要施加到采樣器42、VCO 44、解復用器46和ADC組48中的一個或更多個的控制信號。

圖2是用于理解ADC組48的操作原理的示意圖。為了簡單起見，僅示出解復用器46的一個輸出60，因此示出的ADC電路48僅表示該特定輸出所需的ADC電路(子ADC單元)。可以向解復用器46的所有輸出提供類似的ADC電路48(子ADC單元)。