[發明專利]半導體存儲裝置

有效

• 申請號: 201710140190.0
• 申請日: 2017-03-10
• 公開（公告）號: CN107833592B
• 公開（公告）日: 2021-06-29
• 發明（設計）人: 清水孝洋;柴田升;前嶋洋
• 申請（專利權）人: 東芝存儲器株式會社
• 主分類號: G11C16/26
• 分類號: G11C16/26;G11C16/10;G11C16/14
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 楊林勛

1.一種半導體存儲裝置，其特征在于具備：

第一及第二平面，分別包含存儲單元陣列；以及

第一及第二控制電路，能夠分別對所述第一及第二平面執行讀出動作；且

所述第一及第二控制電路包含能夠執行所述讀出動作的有效狀態、及禁止所述讀出動作的執行的閑置狀態，

在所述第一控制電路為所述有效狀態，且所述第二控制電路為所述閑置狀態時，

在從外部的控制器接收到第一指令集的情況下，所述第一控制電路執行相對于所述第一平面的第一讀出動作，

在從所述控制器接收到第二指令集的情況下，所述第一控制電路執行相對于所述第二平面的第二讀出動作，

在從所述控制器接收到不包含在所述第一及第二指令集的任一者中的第一指令，且依次接收所述第一及第二指令集的情況下，所述第二控制電路從所述閑置狀態過渡至所述有效狀態，在所述第一控制電路執行所述第一讀出動作的期間，所述第二控制電路開始所述第二讀出動作。

2.根據權利要求1所述的半導體存儲裝置，其特征在于：

在從所述控制器接收到所述第一指令，且依次接收到所述第二及第一指令集的情況下，所述第二控制電路從所述閑置狀態過渡至所述有效狀態，在所述第一控制電路執行所述第二讀出動作的期間，所述第二控制電路開始所述第一讀出動作。

3.根據權利要求1所述的半導體存儲裝置，其特征在于：

所述第一控制電路能夠對所述第一及第二平面執行寫入動作，

在所述第一控制電路為所述有效狀態，且所述第二控制電路為所述閑置狀態時，

在從所述控制器接收到第三指令集的情況下，所述第一控制電路執行相對于所述第一平面的第一寫入動作，

在從所述控制器接收到所述第一指令，且依次接收所述第三及第二指令集的情況下，所述第二控制電路從所述閑置狀態過渡至所述有效狀態，在所述第一控制電路執行所述第一寫入動作的期間，所述第二控制電路開始所述第二讀出動作。

4.根據權利要求1所述的半導體存儲裝置，其特征在于還具備：

第一多工器，在執行所述第一讀出動作時，將來自所述第一或第二控制電路的控制信號輸出至所述第一平面；以及

第二多工器，在執行所述第二讀出動作時，將來自所述第一或第二控制電路的控制信號輸出至所述第二平面。

5.根據權利要求3所述的半導體存儲裝置，其特征在于還具備：

第一多工器，在執行所述第一寫入動作時，將來自所述第一控制電路的控制信號輸出至所述第一平面；以及

第二多工器，在執行相對于所述第二平面的第二寫入動作時，將來自所述第一控制電路的控制信號輸出至所述第二平面。

6.根據權利要求4所述的半導體存儲裝置，其特征在于還具備：

N個(N為1以上的整數)平面，分別包含存儲單元陣列；以及

N個多工器，分別與N個平面對應；且

來自所述第一控制電路的控制信號經由所述N個多工器而分別輸出至所述N個平面，

來自所述第二控制電路的控制信號經由所述N個多工器而分別輸出至所述N個平面。