[發明專利]電荷域相位誤差校準電路及采用該校準電路的DDS電路

有效

• 申請號: 201710135890.0
• 申請日: 2017-03-09
• 公開（公告）號: CN106936433B
• 公開（公告）日: 2020-01-10
• 發明（設計）人: 陳珍海;萬書芹;周德金;何寧業;劉琦;寧仁霞;呂海江
• 申請（專利權）人: 黃山學院
• 主分類號: H03M1/10
• 分類號: H03M1/10;H03M1/12;H03M1/18
• 代理公司: 32293 蘇州國誠專利代理有限公司
• 代理人: 韓鳳

本發明提供了一種電荷域相位誤差校準電路及采用該校準電路的DDS。所述電荷域相位誤差校準電路包括：電荷域相位誤差檢測放大電路、K位電荷域模數轉換器、控制電路、ROM模塊、SRAM模塊以及第一延遲電路和第二延遲電路。所述采用電荷域相位誤差校準電路的DDS包括：相位累加器、相位幅度轉換器、N位電流模DAC、電荷域相位誤差校準電路、時鐘產生電路和模式控制電路。所述電荷域相位誤差校準電路及采用該校準電路的DDS均可根據系統精度和硬件開銷自動折衷選擇校準精度和速度，并且具有低功耗特點。

技術領域

本發明涉及一種誤差校準電路，具體來說是一種采用電荷域信號處理技術的DDS相位誤差校準電路及采用該校準電路的DDS。

背景技術

直接數字頻率合成技術是一種通過數字手段合成所需要的各種不同頻率的信號，最后通過數字模擬轉換器將其轉換成模擬信號輸出的技術。該技術以其特有的特點：可編程、跳頻快、分辨率高、調頻精度高等優點而成為當今頻率合成技術中的主要技術之一，廣泛應用于移動通訊，軍用和商用雷達系統等通訊領域。

直接數字頻率合成器(DDS)主要由三個模塊組成：相位累加器，相位幅度轉換器和數模轉換器(DAC)。整個DDS系統通常有兩個輸入量：參考時鐘fs和頻率控制字X。相位累加器在時鐘的控制下，在每一個時鐘脈沖輸入時，不斷對頻率控制字進行線性相位累加。相位累加器輸出的數據就是合成信號的相位，相位累加器的輸出頻率也就是直接數字頻率合成器輸出的信號頻率。截取累加器輸出的相位值輸入相位幅度轉換器,經運算轉換輸出與該相位值相對應的數字化幅度值。通過數模轉換器將數字量轉變成模擬量，再經過低通濾波器平滑并濾除不需要的取樣信號，輸出頻率純凈的正弦或余弦信號。

從DDS的工作原理我們可以看出，由于時鐘非理想特性、DAC輸入信號不同步、DAC內部模塊時序不同步、電源以及電路設計上可能存在的信號串擾等因素的影響，會使得DAC的輸出信號存在相位誤差。在實際應用中，由于加工工藝的波動、工作環境的變化等，還會使DDS存在一定的相位誤差存在一定的隨機性，具體表現為不同DDS芯片的相位誤差不盡相同。在相控雷達等要求對DDS相位誤差一致性進行精確控制的應用中，DDS芯片之間相位誤差不一致導致的問題將會使得DDS芯片無法滿足精度要求。因此設計集成于DDS芯片內的高精度相位誤差校準電路很有現實意義。

發明內容

本發明的目的是克服現有技術中存在的不足，提供一種采用電荷域信號處理技術的DDS相位誤差校準電路及采用該校準電路的DDS，能夠實現高精度的相位誤差校準。

本發明的目的可以通過以下技術方案實現：所述的電荷域相位誤差校準電路，其結構包括：電荷域相位誤差檢測放大電路、K位電荷域模數轉換器、控制電路、ROM模塊、SRAM模塊以及第一延遲電路和第二延遲電路；

上述電路的連接關系為：電荷域相位誤差檢測放大電路的第一和第二輸入端分別連接到DDS芯片內N位電流模DAC的信號輸出差分端口，電荷域相位誤差檢測放大電路的控制輸入端連接到控制電路的K位選擇碼輸出端口，電荷域相位誤差檢測放大電路的差分電壓輸出端連接到K位電荷域模數轉換器的差分電壓輸入端；K位電荷域模數轉換器的K位量化碼輸出到控制電路的誤差輸入端口；控制電路的ROM控制端口輸出控制信號給ROM模塊，控制電路的SRAM控制端口輸出控制信號給SRAM模塊，控制電路的第一K位延遲碼輸出端連接到第一延遲電路的第二輸入端口，控制電路的第二K位延遲碼輸出端連接到第二延遲電路的第二輸入端口，控制電路的校準控制信號Ctrl輸出端口同時連接到電荷域相位誤差檢測放大電路、K位電荷域模數轉換器、第一延遲電路以及第二延遲電路的校準控制信號Ctrl輸入端口；第一延遲電路的第一輸入端口連接ROM模塊的第一N位校準碼輸出端，第一延遲電路的第三輸入端口連接X位相位控制輸入碼，第一延遲電路的輸出端口將X位轉換碼輸出到DDS芯片內的相位幅度轉換器；第二延遲電路的第一輸入端口連接ROM模塊的第二N位校準碼輸出端，第二延遲電路的第三輸入端口連接N位幅度控制輸入碼，第二延遲電路的輸出端口將N位轉換碼輸出到DDS芯片內的N位電流模DAC；其中，X和N均為任意的正整數，K為不大于N的正整數。