[發明專利]一種實現TVS芯片WLCSP六面塑封的結構及工藝

在審

• 申請號: 201710118709.5
• 申請日: 2017-03-02
• 公開（公告）號: CN107068628A
• 公開（公告）日: 2017-08-18
• 發明（設計）人: 吳昊;余曉明
• 申請（專利權）人: 上海長園維安微電子有限公司
• 主分類號: H01L23/31
• 分類號: H01L23/31;H01L23/498;H01L21/48;H01L21/56
• 代理公司: 上海諾衣知識產權代理事務所(普通合伙)31298
• 代理人: 韓國輝

技術領域

本發明涉及半導體封裝技術領域，具體涉及一種用于超小封裝TVS產品的WLCSP六面塑封的結構及工藝。

背景技術

WLCSP(晶圓片級芯片規模封裝)技術作為一種新型的封裝技術，已經在很多產品中實現了量產。該工藝的最大特點是不需要lead frame來固定芯片，也不需要wire bonding等連接手段。而是直接在wafer level上工藝pillar，pillar的材質可以是金、銅或者合金材料等。然后通過wafer sort直接實現芯片編測。

與傳統的封裝工藝相比，WLCSP工藝有工藝流程簡單、步驟少、成本低、生產效率高等優勢。特別是不需要使用lead frame，所以芯片尺寸和形狀可以有更大的自由度，便于實現傳統封裝難以實現的超高性能。

常規的WLCSP封裝一般不在產品中使用塑封保護，或者只是在封裝體的上下兩個表面使用塑封保護。很難實現在側邊絕緣保護。然而，在超小封裝TVS產品中，比如DFN1006、DFN0603甚至是DFN0402的應用中，發現在SMT貼片生產時，由于大多數SMT設備對于焊料的控制精度問題，以及機械手臂或者人工抓取芯片時的控制精度問題，導致焊料有可能對于芯片側邊造成污染，進而導致電子產品的短路等嚴重的情況出現，并且影響電子產品的可靠性。

發明內容

本發明的目的是基于領先的WLCSP技術，以及TVS芯片的工藝特點，創造性地提出一種實現TVS芯片WLCSP六面塑封的結構及工藝。

本發明的技術方案是：

一種實現TVS芯片WLCSP六面塑封的結構，包括晶圓層，所述晶圓層的一側面上制備有金屬凸點，取相鄰金屬凸點作為一對，所述晶圓上每一對金屬凸點的四周切割有空隙，所述空隙為具有長方形截面的溝槽，空隙的深度不大于所述晶圓層的高度。

上述結構用于實現超小封裝TVS產品的六面塑封工藝，其所得TVS封裝體的六個面都可以實現有效的絕緣封裝，該工藝的步驟如下：

(1)與常規的WLCSP工藝一樣，首先在晶圓正面完成金屬凸點制備(pillar工藝)；

(2)按照最終TVS產品的結構對晶圓進行切割制備空隙，切割時控制空隙的深度，不能將晶圓切透；

以上步驟即可得到前述用于實現WLCSP六面塑封的TVS芯片結構，接著進行第(3)步：

(3)從晶圓正面向下完成第一次塑封(molding compound)，覆蓋步驟(2)切割所得到的空隙；

(4)從晶圓正面進行晶圓減薄(wafer grind)，保證電極露出來；如果需要電極高于塑封表面，在金屬凸點出進行一次植球或者鍍層工藝；

(5)從晶圓背面進行晶圓減薄，減薄至最終TVS產品的尺寸要求；

(6)對晶圓背面進行塑封，完成對晶圓背面的保護；

(7)沿著步驟(2)制備的空隙的中心進行切割，割透，完成芯片的分離。

然后對芯片進行測試和編帶等后續包裝，這樣就完成封測的全部工藝。

本發明的關鍵在于TVS芯片設計時必須要按照成品pin腳的尺寸和位置要求來設計。工藝中用到兩次wafer切割，第一次需要遠大于第二次的寬度，以保障側邊絕緣保護的厚度要求。

本發明工藝流程相對簡單，而且工藝控制要求不高，成本相對較低。性能方面，由于芯片尺寸幾乎與最終的成品尺寸一致，所以設計人員可以有更多的空間來提升產品性能。這一點特別對于廣泛應用于消費類產品的TVS產品尤其重要。另外，由于兩次wafer grind，特別是第二次wafer grind時，wafer正面已經完成塑封，有足夠的機械支撐，所以有可能將成品的厚度控制得特別薄。這在超薄的電子設備應用中特別有意義。

附圖說明

圖1為TVS芯片的一種內部電路原理圖。

圖2為TVS芯片的一種外觀簡圖。

圖3為晶圓截面示意圖。

圖4為完成金屬凸點制備的晶圓。

圖5為本發明的實現TVS芯片WLCSP六面塑封的結構的示意圖。

圖6為完成了正面塑封的本發明結構的示意圖。

圖7為圖6結構完成正面晶圓減薄時的結構。

圖8為圖7結構完成背面晶圓減薄時的結構。

圖9為圖8結構完成背面塑封時的結構。

圖10為圖9結構進行分離的示意圖。

具體實施方式

下面結合附圖詳細說明本發明的技術方案。

如圖3所示為晶圓100的截面圖，金屬區域110為晶圓正面作為電極的區域；