[發明專利]半導體器件的制造方法、襯底處理裝置及氣體供給系統

有效

• 申請號: 201710118278.2
• 申請日: 2017-03-01
• 公開（公告）號: CN107180749B
• 公開（公告）日: 2021-06-18
• 發明（設計）人: 渡橋由悟;湯淺和宏;森谷敦;中磯直春
• 申請（專利權）人: 株式會社國際電氣
• 主分類號: H01L21/205
• 分類號: H01L21/205;H01L21/67
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 楊宏軍;李文嶼

本發明涉及半導體器件的制造方法、襯底處理裝置及氣體供給系統。其目的在于，提高形成于襯底上的膜的膜品質。通過將下述循環進行規定次數，從而在襯底上形成晶種層的工序，循環包含對襯底供給鹵系的第一處理氣體的工序，對襯底供給非鹵系的第二處理氣體的工序，和對襯底供給含氫氣體的工序；以及對襯底供給第三處理氣體從而在晶種層上形成膜的工序。

技術領域

本發明涉及半導體器件的制造方法、襯底處理裝置及氣體供給系統。

背景技術

作為半導體器件(Device)的制造工序的一個工序，有時使用鹵系的處理氣體、非鹵系的處理氣體，在襯底上進行形成包含硅(Si)等規定元素作為主元素的膜的成膜處理(例如，參見專利文獻1～3)。

[現有技術文獻]

[專利文獻]

[專利文獻1]國際公開第2012/029661號小冊子

[專利文獻2]日本特開2013-197307號公報

[專利文獻3]日本特開2014-067796號公報

發明內容

發明要解決的問題

本發明的目的在于，提供一種能夠提高形成于襯底上的膜的膜品質的技術。

用于解決問題的手段

根據本發明的一個方式，提供一種技術，具有：

通過將下述循環進行規定次數，從而在襯底上形成晶種層的工序，所述循環包含對所述襯底供給鹵系的第一處理氣體的工序，對所述襯底供給非鹵系的第二處理氣體的工序，和對所述襯底供給含氫氣體的工序；以及

對所述襯底供給第三處理氣體從而在所述晶種層上形成膜的工序。

發明效果

根據本發明，能夠提高形成于襯底上的膜的膜品質。

附圖說明

[圖1]是本發明的一實施方式中優選使用的襯底處理裝置的立式處理爐的概略構成圖，是用縱剖面圖來表示處理爐部分的圖。

[圖2]是本發明的一實施方式中優選使用的襯底處理裝置的立式處理爐的概略構成圖，是用圖1的A-A線剖面圖來表示處理爐部分的圖。

[圖3]是本發明的一實施方式中優選使用的襯底處理裝置的控制器的概略構成圖，是用框圖來表示控制器的控制系統的圖。

[圖4]是表示本發明的一實施方式的成膜順序的圖。

[圖5]是表示本發明的一個實施方式的成膜順序的變形例的圖，并且是將成膜順序的1個循環中的DCS氣體、DS氣體、H₂氣的供給定時截取出的圖。

[圖6](a)表示形成晶種步驟開始前的晶片表面的剖面結構，(b)表示形成晶種步驟進行中且DCS氣體供給后的晶片表面的剖面結構，(c)表示形成晶種步驟進行中且DS氣體供給后的晶片表面的剖面結構，(d)表示形成晶種步驟結束后的晶片表面的剖面結構，(e)表示CVD成膜步驟進行中的晶片表面的剖面結構，(f)表示CVD成膜步驟結束后的晶片表面的剖面結構，(g)表示退火步驟結束后的晶片表面的剖面結構。

[圖7]是本發明的其他實施方式中優選使用的襯底處理裝置的處理爐的概略構成圖，是用縱剖面圖來表示處理爐部分的圖。

[圖8]是本發明的其他實施方式中優選使用的襯底處理裝置的處理爐的概略構成圖，是用縱剖面圖來表示處理爐部分的圖。

[圖9]是表示DRAM的主要部分的剖面結構的圖。

[圖10]是表示3DNAND的主要部分的剖面結構的圖。