[發(fā)明專利]半導體器件及其制造方法

在審

• 申請?zhí)枺?/td>: 201710102089.6
• 申請日: 2017-02-24
• 公開（公告）號: CN108010957A
• 公開（公告）日: 2018-05-08
• 發(fā)明（設計）人: 周洛龍;鄭永均;樸正熙;李鐘錫;千大煥
• 申請（專利權(quán)）人: 現(xiàn)代自動車株式會社
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L21/336;H01L29/78
• 代理公司: 北京尚誠知識產(chǎn)權(quán)代理有限公司 11322
• 代理人: 龍淳

本發(fā)明的示例性實施例的半導體器件包括：電流施加區(qū)；和布置在電流施加區(qū)的端部的端接區(qū)。所述端接區(qū)包括：布置在n+型碳化硅襯底的第一表面上的n?型層；布置在n?型層中的p型端接結(jié)構(gòu)；和布置在p型端接結(jié)構(gòu)上，以致與p型端接結(jié)構(gòu)重疊的下柵極流道。

相關(guān)申請的引用

本申請要求2016年10月27日向韓國知識產(chǎn)權(quán)局提交的韓國專利申請No.10-2016-0141195的優(yōu)先權(quán)，該申請的整個內(nèi)容通過引用包含在本文中。

技術(shù)領(lǐng)域

本公開涉及包含碳化硅(SiC)的半導體器件及其制造方法。

背景技術(shù)

與應用設備的尺寸和容量增大的最新趨勢一致，對具有高擊穿電壓、高電流和高速開關(guān)特性的電力用半導體器件的需求已增長。

由于與按照現(xiàn)有技術(shù)的包含硅(Si)的電力用半導體器件相比，包含碳化硅(SiC)的電力用半導體器件具有優(yōu)異的特性，因此作為電力用半導體器件，研究了包含碳化硅(SiC)的電力用半導體器件。包含碳化硅(SiC)的電力用半導體器件能夠滿足高擊穿電壓、高電流和高速開關(guān)特性。

此外，當施加正向電壓時，半導體器件包括電流施加區(qū)，所述電流施加區(qū)是電流流動區(qū)，和端接區(qū)，所述端接區(qū)是布置在電流施加區(qū)的端部的區(qū)域。

在端接區(qū)中，存在PN結(jié)的彎曲，以致當施加反向電壓時，沿著PN結(jié)的彎曲形成耗盡層，電場集中在PN結(jié)的彎曲處，以致半導體器件的擊穿電壓降低。

在這方面，半導體器件采用各種端接結(jié)構(gòu)，以便避免擊穿電壓由于施加反向電壓時，集中在端接區(qū)的電場而被降低。

在背景技術(shù)部分中公開的上述信息只是用于增進對本公開的背景的了解，于是，它可能包含不構(gòu)成已為本領(lǐng)域的普通技術(shù)人員所知的現(xiàn)有技術(shù)的信息。

發(fā)明內(nèi)容

在致力于提供一種其中端接區(qū)中的電場的分布可能均勻的半導體器件的過程中，產(chǎn)生了本公開。本公開的示例性實施例提供一種半導體器件，包括：電流施加區(qū)；和布置在電流施加區(qū)的端部的端接區(qū)。所述端接區(qū)包括：布置在n+型碳化硅襯底的第一表面上的n-型層；布置在n-型層中的p型端接結(jié)構(gòu)；和與p型端接結(jié)構(gòu)重疊，并布置在p型端接結(jié)構(gòu)上的下柵極流道(gate runner)。所述端接區(qū)還可包括與下柵極流道接觸的上柵極流道。

布置在鄰近于端接區(qū)的第二溝槽的側(cè)面中的p型區(qū)可被延伸到端接區(qū)，可與p型端接結(jié)構(gòu)隔開。

p型端接結(jié)構(gòu)可包括其中被注入p型離子的多個區(qū)域，其中被注入p型離子的多個區(qū)域可以彼此隔開。

電流施加區(qū)和端接區(qū)可包括布置在n+型碳化硅襯底的第二表面中的漏電極。

電流施加區(qū)還可包括：布置在n+型碳化硅襯底的第一表面上的n-型層；及布置在n-型層之上，并且彼此絕緣的柵電極和源電極。

柵電極和下柵極流道可包括相同的材料。

源電極和上柵極流道可包括相同的材料。

電流施加區(qū)還可包括：布置在n-型層中的第一溝槽；布置在第一溝槽的側(cè)面中的p型區(qū)；和布置在第一溝槽的側(cè)面中，并且布置在所述p型區(qū)內(nèi)的n+型區(qū)，柵電極可被布置在第一溝槽內(nèi)，而源電極可被布置在n+型區(qū)上，柵電極上，和p型區(qū)上。

電流施加區(qū)還可包括布置在p型區(qū)內(nèi)，并且布置在n+型區(qū)的側(cè)面中的p+型區(qū)。

電流施加區(qū)還可包括：布置在n-型層中，并且彼此隔開的第一溝槽和第二溝槽；布置在第二溝槽的下部和兩個側(cè)面中的p型區(qū)；和布置在p型區(qū)及n-型層上的n+型區(qū)，柵電極可被布置在第一溝槽內(nèi)，源電極可被布置在n+型區(qū)上，柵電極上，和第二溝槽內(nèi)。

電流施加區(qū)還可包括布置在第二溝槽的下表面與p型區(qū)之間的p+型區(qū)。