[發(fā)明專利]處理器時鐘同步方法、設(shè)備及系統(tǒng)

有效

• 申請?zhí)枺?/td>: 201710097612.0
• 申請日: 2017-02-22
• 公開（公告）號: CN108462991B
• 公開（公告）日: 2020-07-14
• 發(fā)明（設(shè)計）人: 閆浩;陳鵬輝;王重樂
• 申請（專利權(quán)）人: 北京小鳥聽聽科技有限公司
• 主分類號: H04W56/00
• 分類號: H04W56/00
• 代理公司: 北京派特恩知識產(chǎn)權(quán)代理有限公司 11270
• 代理人: 張振偉;張穎玲

1.一種處理器時鐘同步方法，其特征在于，應(yīng)用于包括至少兩個電子設(shè)備進(jìn)行無線通信的網(wǎng)絡(luò)中；包括：

在第一電子設(shè)備側(cè)建立與所述網(wǎng)絡(luò)中其他電子設(shè)備同步的無線通信時鐘，所述其他電子設(shè)備為所述網(wǎng)絡(luò)中除所述第一電子設(shè)備之外的電子設(shè)備；

基于所述無線通信時鐘與所述其他電子設(shè)備同步產(chǎn)生中斷信號，記錄所述第一電子設(shè)備中最近一次產(chǎn)生中斷信號時的處理器時鐘值；

向所述其他電子設(shè)備發(fā)送同步指令，所發(fā)送的同步指令攜帶所述第一電子設(shè)備記錄的處理器時鐘值，用于觸發(fā)所述其他電子設(shè)備基于所述第一電子設(shè)備記錄的處理器時鐘值、與所述其他電子設(shè)備記錄的處理器時鐘值的差值，調(diào)整所述其他電子設(shè)備的處理器時鐘與所述第一電子設(shè)備的處理器時鐘同步；

其中，所述其他電子設(shè)備記錄的處理器時鐘值，為所述其他電子設(shè)備最近一次產(chǎn)生中斷信號時記錄得到。

2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述基于所述無線通信時鐘與所述其他電子設(shè)備同步產(chǎn)生中斷信號，包括：

當(dāng)所述網(wǎng)絡(luò)為藍(lán)牙網(wǎng)絡(luò)時，在所述第一電子設(shè)備中產(chǎn)生預(yù)定數(shù)量的藍(lán)牙時鐘周期后產(chǎn)生所述中斷信號。

3.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述基于所述無線通信時鐘與所述其他電子設(shè)備同步產(chǎn)生中斷信號，包括：

當(dāng)所述網(wǎng)絡(luò)為無線局域網(wǎng)時，在所述第一電子設(shè)備側(cè)接收到預(yù)定數(shù)量的信標(biāo)后產(chǎn)生所述中斷信號，其中，所述信標(biāo)由所述網(wǎng)絡(luò)的接入設(shè)備定時發(fā)送。

4.根據(jù)權(quán)利要求1所述的方法，其特征在于，

所述在第一電子設(shè)備側(cè)建立與所述網(wǎng)絡(luò)中其他電子設(shè)備同步的無線通信時鐘，包括：

當(dāng)所述網(wǎng)絡(luò)為微微網(wǎng)，且存在至少兩個與所述第一電子設(shè)備連接的所述其他電子設(shè)備時，在所述第一電子設(shè)備側(cè)建立與所述其他電子設(shè)備建立同步的一個無線通信時鐘；

所述向其他電子設(shè)備發(fā)送同步指令，包括：

以同步或異步方式向與所述第一電子設(shè)備連接的所述其他電子設(shè)備發(fā)送同步指令。

5.根據(jù)權(quán)利要求1所述的方法，其特征在于，

所述在第一電子設(shè)備側(cè)建立與所述網(wǎng)絡(luò)中其他電子設(shè)備同步的無線通信時鐘，包括：

當(dāng)所述網(wǎng)絡(luò)為散射網(wǎng)，且所述散射網(wǎng)的不同微微網(wǎng)中均存在至少一個與所述第一電子設(shè)備連接的所述其他電子設(shè)備時，在第一電子設(shè)備側(cè)建立與所述其他電子設(shè)備同步的無線通信時鐘，其中，與每個所述其他電子設(shè)備對應(yīng)建立的無線通信時鐘不同；

所述基于所述無線通信時鐘與所述其他電子設(shè)備同步產(chǎn)生中斷信號，包括：

基于與所述其他電子設(shè)備對應(yīng)建立的無線通信時鐘而同步產(chǎn)生中斷信號；

所述向所述其他電子設(shè)備發(fā)送同步指令，所發(fā)送的同步指令攜帶所述第一電子設(shè)備記錄的處理器時鐘值，包括：

以同步或異步方式向與所述第一電子設(shè)備連接的所述其他電子設(shè)備發(fā)送對應(yīng)的同步指令，其中，向每個所述其他電子設(shè)備發(fā)送的同步指令中，攜帶與所述其他電子設(shè)備同步產(chǎn)生最近一次中斷信號時記錄的處理器時鐘值。

6.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述向所述網(wǎng)絡(luò)中的其他電子設(shè)備發(fā)送同步指令，包括：

當(dāng)所述第一電子設(shè)備與所述其他電子設(shè)備順序連接時，向與所述第一電子設(shè)備連接的第二電子設(shè)備發(fā)送同步指令，以觸發(fā)所述第二電子設(shè)備進(jìn)行處理器時鐘同步后，向與所述第二電子設(shè)備連接的第三電子設(shè)備發(fā)送同步指令，直至所述其他電子設(shè)備依次全部完成處理器時鐘同步。

7.根據(jù)權(quán)利要求1所述的方法，其特征在于，還包括：

判斷所述其他電子設(shè)備是否在相鄰兩次中斷信號的間隔內(nèi)完成處理器時鐘同步，如果否，則再次向所述其他電子設(shè)備發(fā)送同步指令，所再次發(fā)送的同步指令攜帶所述第一電子設(shè)備再次記錄最近一次產(chǎn)生中斷信號時的處理器時鐘值。