[發明專利]一種正負輸出電壓抑制電路及方法

在審

• 申請號: 201710081604.7
• 申請日: 2017-02-15
• 公開（公告）號: CN106787731A
• 公開（公告）日: 2017-05-31
• 發明（設計）人: 馬川喜
• 申請（專利權）人: 天水七四九電子有限公司
• 主分類號: H02M3/158
• 分類號: H02M3/158;H02M1/32
• 代理公司: 甘肅省知識產權事務中心62100
• 代理人: 鮮林

技術領域

本發明屬于電子設備保護電路領域，涉及一種基于PMOSFET管、NMOSFET管的直流電壓，具體涉及一種正負輸出電壓抑制電路及方法。

背景技術

應用于前端正負供電電源的輸出電壓范圍超過后級電路的最大工作電壓，需要將正負供電電源的輸出電壓抑制在設定值范圍以內，不超過后級電路工作電壓的正負最大值，確保后級電路穩定、可靠的工作。

目前，主要應用的方案有2種；如圖1所示，第1種方法使用一個串聯的鐵芯電感器和旁路電容器，并輔之以一個高功率瞬態電壓抑制器(TVS)。串聯的鐵芯電感器分擔部分輸入電壓，電壓抑制器 (TVS)維持兩端電壓，不超過后級電路工作電壓的正負最大值，如圖2所示，第2種方法使用DC/DC電源變換器串聯在輸入電源與后級電路之間，當輸入電壓發生變化時，DC/DC變換器保持輸出電壓不變，不超過后級電路工作電壓的正負最大值。上述兩種方案中存在以下缺點：第1種方法的缺點是需要占用大量的電路板面積資源，為了降低電感器上損耗，減少發熱量，一般電感器取得比較大，電感器和電容器常常是系統中最高、最大的組件，造成系統體積大。第2種方法的缺點是如果采用外加2只獨立的DC/DC變換器，保持輸出電壓+Vout、-Vout不變，DC/DC變換器的效率不可能是100％，自身長期損耗一部分功率，DC/DC變換器的內部有專用芯片，電路結構復雜，增加了成本。

發明內容

本發明提供了一種正負輸出電壓抑制電路，解決了傳統抑制輸出電壓存在的體積大，損耗大，成本高，線路復雜，不便于集成的缺點。

本發明采用如下技術方案：一種正負輸出電壓抑制電路，由正端電壓基準源、正端采樣反饋、正端電壓比較電路、PMOSFET管、負端電壓基準源、負端采樣反饋、負端電壓比較電路、NMOSFET管組成；

正端電壓基準源由第一電阻R1、第一電壓基準IC1、第一電容C1組成；其中，第一電阻R1的一端與輸入正電源+Vin相連，另一端與第一比較器IC2的反相輸入腳相連；第一電壓基準IC1一端與第一比較器IC2的反相輸入腳2相連，另一端與公共地COM相連；第一電容C1一端與第一比較器IC2的反相輸入腳2相連，另一端與公共地COM相連；

正端采樣反饋由第四電阻R4、第五電阻R5組成；其中，第四電阻R4的一端與正端電壓設定值+Vout相連，另一端與第一比較器IC2的同相輸入腳3相連；第五電阻R5的一端與第一比較器IC2的同相輸入腳3相連，另一端與公共地COM相連；

正端電壓比較電路由第二電阻R2、第三電阻R3、第一比較器IC2組成；其中，第二電阻R2的一端與輸入正電源+Vin相連，另一端與PMOSFET管T1的柵級G1相連；第三電阻R3的一端與PMOSFET管T1的柵級G1相連，另一端與第一比較器IC2的輸出腳6相連；第一比較器IC2腳7與輸入正電源+Vin相連，第一比較器IC2腳4與公共地COM相連；

PMOSFET管由第二電容C2、P溝道場效應管T1組成；其中，第二電容C2一端與PMOSFET管T1的柵級G1相連，另一端與正端電壓設定值+Vout相連；PMOSFET管T1的源級S1與輸入正電源+Vin相連, PMOSFET管T1的漏級D1與正端電壓設定值+Vout相連；

負端電壓基準源由第六電阻R6、第二電壓基準IC3、第三電容C3組成；其中，第六電阻R6的一端與輸入負電源-Vin相連，另一端與第二比較器IC4的反相輸入腳2相連；第二電壓基準IC3一端與第二比較器IC4的反相輸入腳2相連，另一端與公共地COM相連；第三電容C3一端與第二比較器IC4的反相輸入腳2相連，另一端與公共地COM相連；

負端采樣反饋由第九電阻R9、第十電阻R10組成；其中，第九電阻R9的一端與公共地COM相連，另一端與第二比較器IC4的同相輸入腳3相連；第十電阻R10的一端與第二比較器IC4的同相輸入腳3相連，另一端與負端電壓設定值-Vout相連；

負端電壓比較電路由第七電阻R7、第八電阻R8、第二比較器IC4組成；其中，第七電阻R7的一端與第二比較器IC4的輸出腳6相連，另一端與NMOSFET管T2的柵級G2相連；第八電阻R8的一端與輸入負電源-Vin相連，另一端與NMOSFET管T2的柵級G2相連；第二比較器IC4腳7與公共地COM相連，第二比較器IC4腳4與輸入負電源-Vin相連；