[發明專利]一種基于FPGA的低壓電源載波通信調制解調電路

有效

• 申請號: 201710077598.8
• 申請日: 2017-02-14
• 公開（公告）號: CN106878216B
• 公開（公告）日: 2023-08-08
• 發明（設計）人: 金肖依;魯爭艷;張勇;李貴嬌;楊侃
• 申請（專利權）人: 安徽北方微電子研究院集團有限公司
• 主分類號: H04L27/00
• 分類號: H04L27/00
• 代理公司: 南京縱橫知識產權代理有限公司 32224
• 代理人: 耿英;董建林

1.一種基于FPGA的低壓電源載波通信調制解調電路，其特征是，包括電源轉換電路單元、FPGA芯片、載波通信調制解調單元和ADC；載波通信調制解調單元包括載波發生電路單元和信號解調電路單元；

電源轉換電路單元用于提供3.3V、2.5V和1.2V三路電源電壓，使電路在+3.3V電壓下產生載波信號完成載波通信；

FPGA芯片向載波通信調制解調單元輸出控制信號；

載波發生電路單元在控制信號控制下輸出單頻正弦波載波信號，經外部輸入的調制信號改變載波信號的幅度而形成調幅信號；

信號解調電路單元將調幅信號轉換為可用于ADC的模擬解調信號；

ADC將信號解調電路單元輸出的模擬解調信號轉換為數字信號，并輸入至FPGA芯片進行解調；

電源轉換電路單元中包括一穩壓器LT3080和兩個穩壓器MAX1951；5V輸入電源由穩壓器LT3080轉為2.5V輸出電壓，由兩個穩壓器MAX1951分別轉為3.3V和1.2V輸出電壓；

載波發生電路單元包括晶振U4、雙反相器U5、NMOS管U6、RF變壓器U7和電感、阻容；晶振U4的電源端VCC與雙反相器U5的電源端均接電源轉換電路單元輸出的3.3V電壓，晶振U4的接地端與雙反相器U5的接地端共接于地GND；晶振U4的輸出端OUT連接到雙反相器U5的一路輸入，雙反相器U5的另一路輸入由FPGA提供；雙反相器U5的輸出端Y連接到NMOS管U6的漏極，NMOS管U6的源極接地，NMOS管U6的柵極經電感L4、電容C36連接至RF變壓器U7的初級線圈輸入端PD端；NMOS管U6的柵極同時經電容C22接地，經電感L3、電阻R10接3.3V電壓；RF變壓器U7的初級線圈輸入端P端接地；RF變壓器U7的次級線圈輸出端SD端經電容C25接載波信號Z+端，次級線圈輸出端S端接載波信號Z-端。

2.根據權利要求1所述的基于FPGA的低壓電源載波通信調制解調電路，其特征是，載波發生電路單元中包括雙反相器；

FPGA芯片發出的控制信號EN通過雙反相器控制載波信號的輸出；當控制信號EN為高電平時，載波信號Z+、Z-端無輸出信號，當控制信號EN為低電平時，載波信號Z+、Z-端輸出單頻正弦波載波信號。

3.根據權利要求1所述的基于FPGA的低壓電源載波通信調制解調電路，其特征是，信號解調電路單元中包括RF變壓器，由RF變壓器將調幅信號轉換為模擬解調信號。

4.根據權利要求1所述的基于FPGA的低壓電源載波通信調制解調電路，其特征是，FPGA芯片采用EP3C25F256I7。

5.根據權利要求1所述的基于FPGA的低壓電源載波通信調制解調電路，其特征是，FPGA芯片所需的電源電壓3.3V、2.5V和1.2V均由電源轉換電路單元提供。

6.根據權利要求1所述的基于FPGA的低壓電源載波通信調制解調電路，其特征是，由FPGA輸出ADC所需的時鐘信號AD_CLK。