[發明專利]電子封裝件及其基板結構

有效

• 申請號: 201710053106.1
• 申請日: 2017-01-22
• 公開（公告）號: CN108305855B
• 公開（公告）日: 2020-08-07
• 發明（設計）人: 方柏翔;陳冠達;賴佳助
• 申請（專利權）人: 矽品精密工業股份有限公司
• 主分類號: H01L23/31
• 分類號: H01L23/31;H01L23/498
• 代理公司: 北京戈程知識產權代理有限公司 11314
• 代理人: 程偉;王錦陽

一種電子封裝件及其基板結構，包括有第一絕緣層、埋設于該第一絕緣層中且包含有第一電感線路的第一線路層、以及埋設于該第一絕緣層中且包含有第二電感線路的第二線路層，以令該第一電感線路與第二電感線路相互堆疊接觸以提升電感的Q值。

技術領域

本發明有關一種基板結構，尤指一種具有被動線路的基板結構。

背景技術

因應電子產品持續朝輕、薄、短、小的趨勢發展，為此所搭配的芯片的尺寸勢必隨之縮小，同時也需利用封裝技術將被動元件(如電感、電容、電阻)的位置從芯片中移至封裝基板中，其中，該被動元件中以電感所占的面積較大，因此，在封裝基板上實現制作電感元件將成為主要發展的趨勢。

電感在電路的應用上相當廣泛，尤其是在射頻(RF)應用中，其被廣泛的用來作為電路阻抗的匹配器與偏壓的電源的濾波器與高頻訊號截止器。當交流電通過電感時，電流的變化會感應生成磁場，暫時存在于電感中，而磁場的變化則依據法拉第定律生成電動勢，在電路中影響電流的變化，也就是電流的相位因此改變。

電感的品質指標(簡稱為Q值)是指該電感儲存磁能與本身損耗能量的比率，Q值愈高的電感，其電特性愈佳，其中，Q值與電感本身的電損耗有關，故若能有效降低電能損耗，則電感的品質特性愈好。然而，電感的電損耗與其寄生電阻值有關，即電阻值愈小，則損耗愈少，Q值則愈高。詳細地，電阻值的關系式為R＝ρd/A，其中，R為電阻值、ρ為電阻常數、d為線圈長度、A為線圈截面積，故電感的繞線圈為電能損耗的主要因素。

傳統芯片尺寸構裝(Chip Scale Package，簡稱CSP)是利用多層重布線路層(RDL)的基礎達成線路扇內(Fan-in)或扇出(Fan-out)的設計，電感即是利用重布線路層的繞線所構成。如圖1A所示，一封裝基板1的線路結構10包含多個介電層11,12與一設于該介電層12中的線路層13，其中，該線路層13具有多個導電跡線130與一圈電感131。

若產品需較大的電感Q值，在另一介電層11不形成另一圈電感的狀況下，將只能于該介電層12中增加該電感131的圈數，以達到增加電感Q值的目的。

惟，增加該電感131的圈數將使該電感131的占用該介電層12的面積變大，如圖1B所示的兩圈電感132，因而造成同一線路層13的布線空間變小(即該介電層12中可供設置導電跡線130的面積變小)。

此外，由于是利用線路層13的制程制作該電感131,132的線圈，故該線圈的厚度t約為5至18μm，并于該線圈的端點形成連接上、下層線路的導電柱，但此種線路形式的電感131,132的電能損耗較高，致使Q值較低。

因此，如何克服現有技術中的種種問題，實已成目前亟欲解決的課題。

發明內容

鑒于上述現有技術的缺失，本發明提供一種基板結構，包括：第一絕緣層；第一線路層，其埋設于該第一絕緣層中且包含有第一電感線路；以及第二線路層，其埋設于該第一絕緣層中且包含有第二電感線路，其中，該第二電感線路堆疊于該第一電感線路上，以令該第一與第二電感線路構成電感。

前述的基板結構中，該第一絕緣層具有相對的第一表面與第二表面，且該第一線路層自該第一表面嵌埋于該第一絕緣層中，而該第二線路層自該第二表面嵌埋于該第一絕緣層中。例如，該第一線路層的端部表面齊平該第一絕緣層的第一表面，且該第二線路層的端部表面齊平該第一絕緣層的第二表面；或者，該第一線路層的端部外露于該第一絕緣層的第一表面，且該第二線路層的端部外露于該第一絕緣層的第二表面。

前述的基板結構中，該第一與第二電感線路為螺旋線圈狀。

前述的基板結構中，該第一線路層還包含有電性連接該第一電感線路的第一導電跡線。

前述的基板結構中，該第二線路層還包含有電性連接該第二電感線路的第二導電跡線。